EOT(酸化膜換算膜厚)
EOT(酸化膜換算膜厚)は、半導体デバイスのゲート絶縁膜の性能評価に用いられる指標である。MOS構造においてシリコン酸化膜を基準とした等価厚さを示すことから、微細化が進む現代のLSI製造において欠かせない概念として広く知られている。微細加工技術が進むほどゲート絶縁膜は薄くなり、物理的厚さと電気的特性が大きく乖離する場合があるため、電気的に見たときの実効的厚さを示すEOTの把握が不可欠となる。デバイスの高速動作や低消費電力化を実現する上で最適なゲート絶縁膜を設計するには、EOTの正確な測定と制御が大きな役割を果たすといえる。
EOTの概念
EOTはEquivalent Oxide Thicknessの略称としても知られ、物理的な膜厚ではなくゲート絶縁膜の誘電率をシリコン酸化膜の値に換算して得られる「等価厚さ」を示している。この考え方によって、従来のSiO2を用いたゲート絶縁膜と、高誘電率材料(HfO2やAl2O3など)を用いた薄膜を同等の基準で比較することが可能である。例えば高誘電率材料は物理的には厚みを確保しながらも、シリコン酸化膜と同じ電気特性を得られるためリーク電流を低減できる。EOTを使えば、材料やプロセスの違いを超えて一貫した評価が行える点が半導体開発の現場で重視されている。
学生さんがサイエンステクノロジーセミナーで使用するシリコン酸化膜付きウエハをカットしました。
有機トランジスタの作製に使用します。
こんなに綺麗にシリコンウエハが割れる(劈開)なんて不思議ですよね。
手割りをセミナーで体験してもらいます。 https://t.co/iS6AVi1CY3 pic.twitter.com/Mk8b083wg7— Sadakata Lab (@Sadakata_Lab) July 24, 2024
物理的厚さと電気的厚さの差異
ゲート絶縁膜の性能を評価する際に問題となるのは、物理的厚さと電気的厚さが必ずしも一致しないことである。特に先端プロセスでは、ゲート電極と酸化膜界面に生成する界面層や表面の欠陥密度など、複数の要因がデバイス特性に影響を与える。物理計測で求めた膜厚が10nmであっても、電気的には8nm相当に感じられるケースがあるため、シリコン酸化膜に換算した厚さを明確に表すEOTは製造プロセスの最適化に不可欠である。微細化の進展によってわずかな厚さの差異がトランジスタ特性や歩留まりを左右するため、EOTの管理は半導体メーカーにとって極めて重要な課題といえる。
主な測定手法
EOTを求める代表的な方法としては、C-V(Capacitance-Voltage)測定が挙げられる。MOSキャパシタ構造を用いて容量と電圧の特性を取得し、積層絶縁膜の誘電率や界面特性を推定することでシリコン酸化膜に換算した厚さを算出する。その他にもエリプソメトリーなどの光学的手法や、XPS(X-ray Photoelectron Spectroscopy)を用いた元素分析によって絶縁膜の構造を解析し、EOTを間接的に求める方法が研究されている。各手法には測定時間や試料準備の難易度、分解能などの違いがあるため、用途と精度要求に応じた測定手法を選択することが肝要である。
高誘電率材料との関係
MOSFETの動作速度を上げ、かつゲート絶縁膜のリーク電流を抑制するために、高誘電率材料の活用が盛んに行われている。高誘電率材料を用いると物理的厚さにある程度の余裕が生まれ、信頼性や耐電圧を確保しながらもEOTを小さく維持できる。例えばHfO2系の材料はSiO2に比べて誘電率が高く、10nm以上の膜厚でもEOTは数nm相当に抑えられる特徴がある。ただし高誘電率材料は界面品質や熱安定性に課題を抱えることが多く、EOTの縮小がスムーズに進むわけではない。そのため、業界ではEOT評価を踏まえつつプロセス条件を最適化し、高品質な界面を形成する技術が模索されている。
MOSFET
酸化膜で絶縁されたゲートを持つ構造の電界効果トランジスタ。ゲート電圧を印加すると絶縁膜下に反転層を形成しソース-ドレイン間を導通させることで動作します。増幅率は低いですが制御のために電流を流さないため低消費電力です。 pic.twitter.com/LnAr7GzDMC
— ヒサン@電子材料・デバイスbot (@Hisan_twi) November 26, 2024
プロセス最適化とEOTの意義
半導体製造工程においては、ゲート電極の成膜方法からアニールプロセスまで多岐にわたる条件がEOTに影響を及ぼす。たとえばゲートスタック構造において、金属ゲートと高誘電率膜の間に挿入されるバッファ層の種類や厚さが少し変わるだけでも、電気的特性が変動する。微細化世代が進むほど、その差は歩留まりの差として顕在化するため、安定的に低EOTを実現する技術が求められている。また、EOTはトランジスタの閾値電圧やサブスレッショルド特性にも直結するため、ロジックLSIからメモリまで幅広い応用範囲で最適化が進められている。
【図解】半導体製造工程の流れ
人様の図でバズってしまいました…?
当サイトでは半導体製造工程の簡単な解説をしているので、併せて見ていただけると理解が深まります…!https://t.co/b2L7XEgh2s https://t.co/DrMPoMpbno pic.twitter.com/od7wrRpixx
— Semi-journal公式 (@semi_journal_jp) February 20, 2025
実用上の課題と展望
物理的厚さの限界に近づくほど、ゲート絶縁膜における信頼性が一層重視される。トンネルリークや劣化速度の増大などの問題は、EOTが極端に小さくなった場合に顕在化しやすい。そのため、高誘電率材料を用いながらも耐久性や歩留まりを維持するためのプロセス制御技術が必要となる。さらに、新材料や3D構造への移行が進む中で、EOTに対する評価基準も多角化している。例えばFinFETやGate-All-Around(FET)などの新構造においては、デバイス形状が複雑化するため従来のC-V測定だけでは正確なEOT算出が困難になる場合がある。こうした現状から、多面的な計測技術や界面品質の向上策が模索されており、EOTは今後も微細化に伴う重要な指標であり続けると考えられる。
コメント(β版)