2nmプロセス
2nmプロセスとは、半導体チップの製造において技術世代を示すプロセスノードの名称であり、トランジスタや配線の特徴寸法が2ナノメートル（nm）水準の微細化を達成した半導体製造技術を指す。1nmは10億分の1メートルに相当し、2nmは原子数十個分の極めて微細なスケールである。ただし「2nm」という数値はトランジスタの物理的なゲート長を直接示すものではなく、3nmや5nmといった前世代から一定の性能向上・集積度向上を達成したことを示す技術世代の指標として業界で使用されている。2025年末にTSMCが量産を開始し、AI向けチップやスマートフォン向けプロセッサなど最先端デバイスへの採用が始まっている。
プロセスノードの変遷と2nmの位置づけ
半導体産業は長年にわたりムーアの法則に従い、約2年ごとにプロセスノードを更新してトランジスタ集積度を倍増させてきた。かつてプロセスノードの数値はトランジスタのゲート長や配線ピッチの実寸法に対応していたが、10nm世代以降は技術世代を示すマーケティング的名称となっており、各メーカーが独自の定義を用いている。そのため、TSMCの2nmとSamsungの2nmでは実際の設計ルールや性能特性が異なる場合がある。2nmプロセスは3nmの次世代ノードであり、トランジスタ密度の大幅な向上と消費電力の削減を両立する最先端世代として位置づけられる。プロセス世代が進むにつれ1チップあたりに集積できるトランジスタ数は増え続け、2nmでは1平方ミリメートルあたり数億個規模の素子集積が実現可能とされている。
GAAトランジスタとナノシート構造
2nmプロセスの技術的核心は、GAA（Gate-All-Around）トランジスタの採用にある。従来のFinFETは垂直に立ったシリコンの「フィン」構造の3方向をゲート電極で囲む設計であったが、微細化が進むにつれリーク電流の増大という課題が顕在化した。GAAトランジスタはチャネルをゲートが四方向すべてから完全に包み込む構造であり、電流制御能力がFinFETを大きく上回る。実装方式としてはナノシートトランジスタが主流であり、薄いシリコンリボンを複数層積み重ねてゲート電極が全周を取り囲む構成をとる。TSMCは2nmプロセスで3層のナノシート構造を採用し、SRAMの集積密度として1平方ミリメートルあたり38メガビットという過去最高値を達成している。ナノシートの積層数や幅を調整することでトランジスタ性能を設計段階から柔軟にチューニングできる点も特徴の一つである。
FinFETとGAAの構造比較
両者の構造的差異はゲートによるチャネル被覆の範囲にある。FinFETでは立体フィンの3面（上面・両側面）をゲートが囲むのに対し、GAAナノシートトランジスタでは横向きに積層されたシリコンリボンの全周をゲートが取り囲む。この構造的革新により、同一のフットプリントに対してより大きな駆動電流を得ることができ、かつリーク電流を抑制できる。
- FinFET：フィンの3方向をゲートが囲む／3nm・4nmノードまで主流
- GAAナノシート：シリコンリボン全周をゲートが囲む／2nm世代で本格導入
- GAAナノワイヤ：断面が円形のチャネルをゲートが囲む／研究段階では先行実証
EUVリソグラフィの役割
2nmプロセスの微細パターン形成には、EUV（Extreme Ultraviolet）リソグラフィが不可欠である。半導体製造の前工程において回路パターンをウェハに転写するリソグラフィ工程では、光の波長が短いほど微細な描画が可能となる。従来のArFエキシマレーザー（波長193nm）では10nm以下のパターン形成が困難であったが、EUVは波長13.5nmの極端紫外線を用いることでこれまで不可能だった超微細パターンを実現する。2nmプロセスではEUVを複数回重ねるマルチパターニングや、次世代の高NA EUV装置の活用も進んでおり、露光精度の向上が歩留まりに直結する。ASML製の高NA EUV露光装置は1台あたり数百億円に上るとされ、装置コストが参入障壁の一因ともなっている。
性能・消費電力の改善効果
2nmプロセスが3nmと比較して達成する性能向上は複数の指標で確認されている。TSMCのN2ノードは同一電力条件下で演算性能が約10〜15%向上し、同一性能条件下では消費電力が約25〜30%削減されるとされる。IBMが2021年に発表した2nmテストチップでは、当時主流だった7nmプロセスと比較して演算性能を45%高めるか、消費電力を75%削減できるとの試算が示された。これを応用デバイスに換算すると、スマートフォンの充電頻度を大幅に低減したり、データセンターの電力効率を飛躍的に改善したりする効果が期待される。トランジスタ密度の向上により1チップあたりの機能集積度も上がり、AIアクセラレータや次世代CPUへの応用で特に大きなメリットをもたらす。
主要ファウンドリの動向
2nmプロセスの量産競争は複数の半導体チップメーカーが参戦している。TSMCは2025年末に台湾の新竹・高雄の2拠点でN2量産を開始し、AppleのSoCを皮切りに採用が拡大している。SamsungはGAAトランジスタの量産適用においてTSMCより先行しており、2023年に3nmでGAAを導入済みであることを強みとして2nm世代での追撃を図る。Intelは「Intel 18A」という独自ノードで実質的に2nm級の性能を目指し、ファウンドリ事業での外部受注拡大を狙う。日本では半導体素子の国内製造復活を目指すRapidusがIBMの2nm GAA技術ライセンスを取得し、北海道千歳市のIIM-1工場で2025年4月に試験生産を開始、2027年の量産を計画している。
製造上の課題と歩留まり
2nmプロセスの製造難易度は過去のどの世代よりも高く、複数の技術的課題が製造現場での安定生産を困難にしている。ナノシートトランジスタの加工には高精度なエッチング技術・原子層成膜（ALD）技術・多層プロセス統合が必要であり、わずかな寸法ばらつきがトランジスタ特性の劣化や不良に直結する。また、EUVリソグラフィ工程では光学系の収差制御や照射ムラが歩留まりを左右する。1枚のウェハから得られる良品チップの割合（歩留まり）は量産初期において低く抑えられる傾向があり、これがチップ単価の高騰につながる。TSMCはFinFETで培った量産ノウハウを活かして比較的安定した歩留まりを実現しているとされる一方、後発メーカーほど歩留まり改善に時間とコストを要する構造となっている。
開発・設備コストの高騰
2nmプロセス対応の工場建設には、数兆円規模の設備投資が必要とされる。EUV露光装置の調達コスト、クリーンルームの高度化、そして膨大な試作ウェハの消費を伴う歩留まり改善活動が主な費用要因である。設計側でも2nmプロセス向けのマスク製作費やEDAツールのコストが上昇しており、テープアウト1回あたりの費用は数十億円に達するケースもある。このコスト構造が大規模設計のみに適用先を絞り込ませ、電子デバイスとして量産効果を発揮できる一部の製品群に集中する傾向を生んでいる。
主な応用分野
2nmプロセスが最初に採用される製品群は、消費電力あたりの性能向上効果が最も大きく反映される分野に集中している。スマートフォン向けアプリケーションプロセッサ（AppleのAシリーズなど）はいち早く採用が進み、AI推論処理の高速化や電池持続時間の延長に直結する。また生成AIの普及を背景にデータセンター向けAIアクセラレータの需要が急拡大しており、GPUやNPU（ニューラルプロセッシングユニット）における2nmプロセスの活用が注目される。さらに自動運転向けチップや次世代スーパーコンピュータ用プロセッサ、高周波通信向け半導体など、高性能・低消費電力が求められるあらゆる領域での展開が見込まれる。
- スマートフォン向けSoC（アプリケーションプロセッサ）
- データセンター向けAIアクセラレータ・GPU
- 自動運転・ADAS向けプロセッサ
- 次世代スーパーコンピュータ用CPU
- 高周波・通信向け半導体チップ
地政学的重要性と各国の半導体戦略
2nmプロセスを実現できるファウンドリは世界でも極めて限られており、その製造能力は国家の産業競争力と安全保障に直結する戦略資産として各国政府が注目している。米国はCHIPS法により国内への半導体製造誘致を推進し、TSMCのアリゾナ工場建設を支援している。欧州も欧州チップス法を制定して域内生産能力の拡充を目指す。日本政府はRapidusへの公的支援を通じて2nm級プロセスの国内量産を目指しており、ダイ単位での国内調達体制の構築が産業政策の重点課題となっている。米中技術覇権争いの激化により輸出規制が強化される中、先端プロセスへのアクセスは地政学的リスク管理の観点からも重要度を増している。
1nm以降の技術ロードマップ
2nmの次世代として各社は1.4nm〜1nm世代の開発を進めており、トランジスタ構造の更なる革新が求められている。Samsungは2027年に1.4nmノードを量産する計画を発表しており、ナノシートの積層枚数を3枚から4枚に増やして駆動電流とスイッチング速度を高める方針を示している。TSMCはN2の派生ノードとしてN2Pや、BackSide Power Delivery Network（BSPDN）を採用したN2-XT-Pなどの強化版を順次展開する。さらに将来的にはシリコンに代わる2D材料（MoS₂など）やカーボンナノチューブを用いたトランジスタ研究も進んでおり、電界効果トランジスタの根本的な材料転換が探索されている。こうした技術の連鎖により、ムーアの法則は形を変えながら継続するとみられている。
コメント（β版）