ストレス誘起ボイド（SIV）
ストレス誘起ボイド（SIV）とは、半導体デバイスの配線内部に生じる微小な空隙であり、熱的・機械的ストレスなどが原因で金属配線が局所的に疲労し、空洞化や断線を引き起こす現象である。特に高集積化が進む半導体分野では、配線の微細化によって金属間の許容範囲が狭まり、熱膨張係数の差や製造プロセスに伴う残留応力が無視できないレベルに達している。こうしたボイドは初期段階では微小であっても、使用環境や動作温度の変動を繰り返すうちに徐々に拡大し、最終的に回路全体の信頼性を大きく損なう要因となる。
発生メカニズム
微細配線にストレスが蓄積される過程で、結晶粒界や界面付近など弱い部分が一種の“逃げ場”となり、原子拡散にばらつきが生まれる。これによって強度の低い部分が空洞化しやすくなり、結果としてストレス誘起ボイド（SIV）が形成される。特に温度サイクル（オン・オフ時の熱膨張や収縮）と機械的応力（パッケージとの熱膨張差など）が重なると、微視的な欠陥が拡散成長しやすい環境が整ってしまう。
影響範囲
配線断線や高抵抗化が起こると、半導体デバイスとしての機能が低下し、最悪の場合は動作不能に陥る。特にロジックICやメモリなど、大量の配線層を持つ先端プロセスでは、このような局所欠陥が大量発生するリスクが高まる。また車載用電子部品やパワーデバイスなど、高温環境や振動が大きい用途ではストレス誘起ボイド（SIV）による歩留まり低下や製品寿命の短縮が深刻な問題となる。
対策技術
製造工程では、膜応力を制御できるスパッタリング技術やメタル種選択、アニーリング工程での温度管理などが重要視される。また配線材料に銅を使う場合は、拡散バリアやキャップ層の品質を高めることで強度を補強する手段が取られている。さらに配線パターンのレイアウト設計にも工夫を凝らし、応力集中が発生しにくい形状を取り入れるアプローチが実施されている。
検出および評価手法
信頼性評価としては、加速寿命試験やX線検査、走査型電子顕微鏡（SEM）を用いた断面観察などが一般的である。加速度試験（温度サイクル試験や高温動作寿命試験）によって強制的にストレス誘起ボイド（SIV）を顕在化させ、生成時期やボイドの形状・進展速度を解析する。一方、半導体メーカーはプロセス中のインライン検査で電気的特性の変化を測定し、欠陥を早期発見する取り組みを進めている。
関連する信頼性課題
半導体配線では電流密度の増加に伴うエレクトロマイグレーション（EM）や、熱膨張の差が繰り返される熱ストレスも同時に議論される。ストレス誘起ボイド（SIV）はこれらの他要因と複合的に発生する場合が多く、総合的な対策が必要となる。たとえばパッケージ素材の選定や実装技術（はんだ接合など）にも配慮することで、より頑健なシステム設計を実現しようとする動きが広がっている。
実装設計上の注意点
高集積化によって配線層数が増えるほど、それぞれの層間に生じる応力の差も大きくなる。スタック構造の厚さや配線ピッチの狭小化に合わせた強度設計を怠ると、ストレス誘起ボイド（SIV）が形成されるリスクが飛躍的に高まる。また配線ルートやベンド角度の取り方を工夫するだけでも、応力の集中を緩和できるケースがある。実装段階では、リフロー温度や冷却速度の管理も微細部品の寿命に大きく影響するため、製造側と設計側の連携が不可欠である。
コメント（β版）