ウェーハレベルパッケージ｜半導体チップをウェーハ状態で一括封止する技術

ウェーハレベルパッケージ

ウェーハレベルパッケージ（Wafer Level Package、WLP）とは、半導体製造工程において、チップを個片化する前のウェーハ状態のままでパッケージング工程を完了させる先進的な実装技術のことである。従来の製造プロセスでは、ウェーハ上に多数の集積回路を形成した後、ダイシングによって個々のチップに切り離し、その後にリードフレームや基板への搭載、樹脂封止といったパッケージングを行っていた。しかし、ウェーハレベルパッケージでは、ウェーハ全体に対して一括して再配線層の形成や外部接続端子の搭載、樹脂封止などの工程を施し、最後に個片化を行う。この手法により、パッケージのサイズを半導体チップそのものと同じ大きさにまで極小化することが可能となり、電子機器の小型化や薄型化に劇的な貢献をもたらしている。さらに、パッケージングを一括処理するため、特定の条件下では製造コストの削減にも寄与する技術として注目を集めている。

従来型パッケージ技術との違いと進化の背景

従来のパッケージング手法は、ダイを切り出した後に個別の処理を行うため、チップのサイズよりもパッケージのサイズが必然的に大きくなるという物理的な制約があった。とくにトランジスタの微細化が進むにつれて、チップ自体の性能は向上しても、パッケージの大きさや配線長がボトルネックとなり、システム全体の性能を引き出しきれない問題が表面化していた。ウェーハレベルパッケージは、こうした課題を克服するために開発された手法である。ダイシング前のシリコン基板上で直接配線や端子形成を行うことで、配線経路が最短化され、電気信号の遅延や損失を大幅に低減することができる。また、従来のワイヤを用いて外部端子と接続するワイヤボンディング方式と比較して、寄生インダクタンスや寄生キャパシタンスが減少し、高周波特性や高速伝送特性が飛躍的に向上する点も大きな特徴である。

主要な種類と構造の分類

ウェーハレベルパッケージは、再配線層（RDL）と外部接続端子の配置構造によって、大きく二つの種類に分類される。それぞれの方式は、要求される入出力（I/O）端子数やチップの用途に応じて使い分けられている。以下の表にその主要な差異をまとめる。

Fan-In型（FI-WLP）の構造と特徴

Fan-In型のウェーハレベルパッケージは、最も基本的な形態であり、チップサイズとパッケージサイズが完全に一致する真のチップサイズパッケージ（CSP）を実現する。製造プロセスとしては、ウェーハ上に形成されたアルミニウムなどの電極パッドから、ポリイミドなどの絶縁層と銅を用いた再配線層を形成し、チップの領域内に外部接続用のはんだボールを格子状に配置する。この構造は、スマートフォンやウェアラブルデバイスなど、極限まで実装面積の削減が求められるモバイル機器向けの小型半導体に広く採用されている。しかし、半導体の高機能化に伴い、チップサイズの縮小と同時に必要な入出力端子数が増加すると、チップの面積内だけでは物理的に端子を配置しきれなくなるという限界が存在する。

Fan-Out型（FO-WLP）の台頭と技術的ブレイクスルー

Fan-In型の端子数の限界を打ち破るために開発されたのが、Fan-Out型のウェーハレベルパッケージである。この技術では、切り出した半導体チップを擬似的なウェーハ上に再配置（再構成）し、その周囲をモールド樹脂で封止する。その後、チップの領域を超えて樹脂の領域にまで再配線層を拡張して形成することで、チップ面積以上の端子配置スペースを確保する。これにより、高いI/Oピン数を持つ高性能なプロセッサなどでも、プリント配線板（プリント基板）などを介さずに直接パッケージングすることが可能となった。とくに、モバイル端末に搭載される高性能なアプリケーションプロセッサで本技術が採用されたことを契機に、半導体業界で爆発的な普及を見せた。

製造プロセスの詳細ステップ

ウェーハレベルパッケージにおいて、一般的な再配線層を形成する工程は、複数の精密な手順を組み合わせて構成される。以下にその主要なステップを詳述する。

1. 絶縁膜形成：ウェーハ上に感光性ポリイミドなどの絶縁材料をスピンコートなどで塗布し、フォトリソグラフィによって電極パッド部分を開口する。
2. シード層形成：電気めっきの土台となるチタンや銅の薄膜（シード層）をスパッタリング法によりウェーハ全面に形成する。
3. フォトレジストパターニング：再配線層の形状に合わせてフォトレジストを厚く塗布し、露光および現像処理を行う。
4. 銅めっき：レジストの開口部に電解めっき法で銅を析出させ、電気信号を通すための再配線を形成する。
5. レジスト剥離とエッチング：不要になったレジストを取り除き、下地のシード層をエッチングで除去して配線を独立させる。
6. 保護膜形成と端子搭載：再び絶縁膜を形成して配線を保護し、最終的な外部接続部となるバンプを搭載する。

製造上の課題と品質管理

多くの利点を持つ一方で、ウェーハレベルパッケージの製造には特有の難しさも伴う。とくにFan-Out型においては、チップを樹脂で封止する際の硬化収縮により、再構成ウェーハに反り（ワーページ）が発生しやすく、その後の微細なフォトリソグラフィ工程での位置ずれが深刻な問題を引き起こすことがある。また、チップの移動（ダイシフト）をミリメートル以下の精度で制御する必要があり、製造装置には極めて高い精度が要求される。これらの課題を克服し、量産段階での歩留まりをいかに高く維持するかが、各半導体メーカーやパッケージング受託製造企業にとっての生命線となっている。