SOI｜高速動作と省電力を両立する絶縁ウェハ技術

2024.12.30

SOI

SOI（Silicon on Insulator、シリコン・オン・インシュレータ）とは、絶縁膜上に形成された薄いシリコン層にトランジスタを作り込む半導体技術、およびその構造を持つウエハの総称である。従来のバルクシリコン基板では、MOSFETの素子間分離にPN接合の逆バイアスを用いるため、基板との間に浮遊容量が生じ、信号の遅延やリーク電流が発生していた。SOI構造ではMOSFETのチャネル直下に酸化シリコン（SiO2）からなる絶縁膜（埋め込み酸化膜、BOX: Buried Oxide）を配置することで、この浮遊容量を大幅に低減し、CMOSデバイスの高速化・低消費電力化を同時に実現する。最初は低消費電力を活かした時計用ICに採用され、後に高速性を必要とするプロセッサへと用途が広がった。

Table Of Contents

基本構造

SOIウエハは、支持基板（バルクシリコン）、埋め込み酸化膜（BOX層）、デバイス動作層となる薄膜シリコン（SOI層）という3層構造で構成される。BOX層は通常、厚さ数十〜数百ナノメートルの二酸化ケイ素であり、SOI層はその上に数ナノメートルから数百ナノメートルの厚みで形成される。トランジスタはこのSOI層内に作製されるため、素子の活性領域が絶縁体によって完全に囲まれた状態となる。これにより、素子間の横方向および縦方向の寄生容量が抑制され、PN接合分離で問題となったラッチアップ現象も回避できる。また、素子間分離に必要なウェル領域を縮小できるため、PMOS-NMOS間の距離を詰めることが可能となり、チップ全体の集積密度向上にも寄与する。

SOIの種類：FD-SOIとPD-SOI

SOIデバイスは、SOI層（ボディ）の厚みによって大きく2種類に分類される。完全空乏型（FD-SOI: Fully Depleted SOI）は、SOI層の厚みが通常50nm以下と非常に薄く、トランジスタ動作時にボディ全体が空乏化する。このためフローティングボディ効果が抑制され、閾値電圧の制御が容易で、より良好な電気特性が得られる。一方、部分空乏型（PD-SOI: Partially Depleted SOI）はSOI層が比較的厚く（概ね70nm以上）、動作時に空乏層がボディ全体に達しない。PD-SOIは製造面での扱いやすさに優れるものの、ボディが電気的に浮遊した状態になることによるフローティングボディ効果への対処が回路設計上の課題となる。FD-SOIはFinFETに対するコスト競争力のあるプレーナ型の代替技術としても注目されている。

フローティングボディ効果

PD-SOIデバイス特有の課題であるフローティングボディ効果とは、SOI層のボディ部分が基板やゲートから電気的に孤立（浮遊）しているため、正孔・電子の蓄積によってボディ電位が変動し、閾値電圧がシフトする現象である。この影響によりトランジスタの動作が過去の履歴に依存する「ヒステリシス」が生じ、回路設計の難易度を高める。対策として、ボディコンタクトを設けてボディ電位を固定する手法などが採られる。

SOIウエハの製造方法

SOIウエハの製造方法は、大別してSIMOX方式と張り合わせ方式の2種類がある。SIMOX（Separation by IMplantation of OXygen）方式はIBMが中心となって開発した技術で、酸素イオンをシリコン結晶中に高エネルギーで注入した後、高温アニール処理を施すことで結晶内部にSiO2絶縁膜を形成する。製造工程が比較的シンプルな反面、イオン注入ダメージによる結晶欠陥が生じやすい側面もある。現在の主流はSOITEC社が開発したSmartCut（スマートカット）方式であり、バルクウエハ表面に酸化膜を形成した後、別のバルクウエハと貼り合わせ、事前に注入した水素イオンの深さを利用してウエハを剥離する。剥離面は化学機械研磨（CMP）で平坦化され、高品質な表面特性が得られる。なお、SOIウエハはバルクシリコンウエハに比べて製造工程が多いため、製造コストは総じて10〜15%程度高くなるとされる。

SIMOX方式とSmartCut方式の比較

  • SIMOX方式：酸素イオンをシリコン基板に高エネルギーで注入し、熱処理によってSiO2絶縁膜を形成する。IBMが主導して開発。BOX層の厚みはイオン注入量で制御できるが、結晶欠陥の残存が課題となる。
  • SmartCut方式：2枚のウエハを貼り合わせた後、水素イオン注入層で精密に剥離する張り合わせ法の一種。SOITEC社が開発・商業化し、現在の主流技術。表面結晶品質が高く、BOX層・SOI層ともに厚み制御精度が優れる。
  • ELTRAN方式：キヤノンが開発したEpitaxial Layer Transfer（エピタキシャル層転写）方式。多孔質シリコン層を利用して薄膜シリコン層を転写する手法で、高品質なSOI層の形成が可能。

SOIの特徴と利点

バルクシリコンと比較したSOIの主要な利点は、浮遊容量の低減による高速化・低消費電力化に集約される。CMOSのMOSFETにおいてスイッチング時の遅延と電流増加は浮遊容量に起因するため、その低減は動作速度と消費電力の両方を改善する。加えて、素子が絶縁体で完全分離されているため宇宙線などのα線や重粒子によるソフトエラー耐性が高く、放射線環境下での信頼性に優れる。また、高耐圧デバイスへの適用においても絶縁分離構造により縦方向の耐圧を確保しやすい。東芝のパワーICなど車載・産業向けデバイスへの採用もこうした特性に基づく。一方で、ウエハコストの高さと、FD-SOIにおける薄膜シリコン層の厚み均一性管理の難しさが課題として挙げられる。

主な採用製品と応用分野

SOI技術の実用化は、IBMが1999年にPowerPC 604EへSOIを採用したことで本格的に幕を開けた。その後、AMDのAthlon 64やPOWER5/POWER6、Cell Broadband Engine（PlayStation 3のCPU）、Xbox 360のCPUなど、高性能プロセッサへの搭載が相次いだ。現在はモバイル・IoT・車載向けにFD-SOIの採用が広がり、STマイクロエレクトロニクスが28nmおよび22nmのFD-SOIプロセスを提供している。RF・ミリ波アプリケーション、混載アナログ回路においても、基板損失の低さと低消費電力性が評価されている。また、MEMS（微小電気機械システム）デバイスの製造基板としてもSOIウエハが広く活用されており、加速度センサやジャイロスコープの構造体形成に用いられる。

SOIとFinFETの関係

半導体微細化の進展とともに、バルクシリコンベースのプレーナ型CMOSに代わってFinFET（Fin Field-Effect Transistor）が先端プロセスの主流となった。FinFETは3次元構造により優れた短チャネル特性を実現するが、製造工程が複雑でコストが高い。これに対しFD-SOIは、プレーナ構造を維持しながら薄膜ボディによる優れた電気特性を提供でき、既存の製造設備を大幅に変更せずに導入できる利点がある。そのためFD-SOIはFinFETへの移行が困難な低コスト・低消費電力用途において独自の地位を確立しており、IoTエッジデバイスや自動車用半導体における有力な技術選択肢となっている。

コメント（β版）