Iddq
Iddqとは、CMOS（相補型金属酸化膜半導体）集積回路（IC）のスタンバイ時に流れる静止電流（quiescent current）を指す用語である。主にICの消費電力や欠陥検出の指標として用いられる。一般に、CMOS回路は論理的に動作していない状態、すなわちクロックが停止しているときには理論上、ほぼ電流を消費しないとされている。しかし実際にはリーク電流や構造上の微小欠陥により、完全にゼロにはならない。この微小電流を測定することで、設計ミスや製造欠陥を早期に発見することが可能となる。
概要
Iddq(「I」は電流（current）、「dd」は電源電圧Vdd、「q」は静止状態（quiescent）の略とされる)は、集積回路(IC)が動作していない状態、すなわち論理回路が静止しているときに消費する電流を示す。通常の回路動作では消費電力を最小化するため、スタンバイ時の電流は極めて小さい値に抑えられるのが理想である。しかし製造段階で微細な欠陥が混入するとリーク電流のが増加し、結果としてIddq値の異常上昇を招く。これにより、従来の機能テストでは検出が難しかった欠陥を発見できるとして注目を集めてきた。
? Looking for an alternative to Infineon IRS2004? The Slkor SL2004 is a high-voltage, high-speed 20V gate driver IC, perfect for your power applications!
Key Specs:
VDD: 20V
IO: 270mA
IDDq: 60μA
TA: -40°C to 125°C
Max Operating Voltage: 200V
Package: SOT-8#Slkor #IRS2004 pic.twitter.com/m5xlCk7OUB— Slkor-Manufacturer of Discrete components (@semi_tronics) April 2, 2025
CMOS回路とIddq
CMOS回路は、PMOSとNMOSトランジスタが組み合わされた構造を持ち、片方がオンになっているときは他方がオフになるという性質を活用している。理論上はスイッチングの瞬間以外には電流は流れないが、現実にはリーク電流やサブスレッショルド電流が存在する。したがって、スタンバイ時にもわずかながら電流が流れ、その大きさがIddqとして測定される。ICにおける静止電流の値はナノアンペアからマイクロアンペアの範囲にある。
測定手法の特徴
テスト工程では、まずICに電源を投入して特定の入力パターンを与え、出力が安定した状態でIddqを測定する。故障がない場合はスタンバイ状態に近い値となるが、配線の短絡やゲート酸化膜の破損などの物理欠陥が存在すると、測定値が大幅に高くなる。測定には高精度の電流計やテスト装置が必要であり、測定環境のノイズや温度変化を厳密に制御することが求められる。特に深いサブミクロン領域に入ると、トランジスタそのもののリーク電流のも増えるため、正常動作時のIddq基準値をどう設定するかが課題となっている。
Iddq も確かに有用ですね。最終製品で全機能がチェックされないと大問題です。会社の信頼に関わりますか。ハイエンドのシステムチップなどはピン数が強烈に多いですから特に大変です。そして速度選別も｡
— Shigeki Shimomura (@sshimomu2k2) December 19, 2021
導入のメリット
Iddq測定を導入する最大の利点は、微小な製造欠陥を高感度に検出できる点である。従来のデジタル機能テストでは論理パターンの合否判定が主流であり、タイミング違反や大規模なオープン故障は検出しやすい一方、微細なリーク経路が存在しても正常動作してしまうため見落としが生じる可能性があった。一方でIddqテストは消費電流を定量的に評価するため、機能的には正常に見える不良品を効率的にあぶり出すことができる。また、スタティックな測定であるため、大量生産ラインでも比較的短時間で実施できるのが特長となっている。
応用分野
近年では、信頼性が重視される自動車用電子部品や医療機器向けICなどでIddq測定の活用が進んでいる。これらの分野では一度の故障が甚大なリスクを伴うため、エラー率を可能な限り下げる必要がある。さらに、スタンバイ時の消費電力を厳密に管理したいモバイル機器やIoTデバイスでも、製造段階でリーク電流のを抑える重要性が高まっている。このように、消費電力と信頼性が高く求められる市場において、Iddqテストは欠陥検出と省電力の両面から効果的なアプローチといえる。
技術的課題
微細化が進むほど、トランジスタそのものが持つリーク電流のは増加傾向となる。これにより正常動作の際のIddq値の絶対値が大きくなるため、欠陥による異常値との区別が難しくなりつつある。さらにマルチコア構成やオンチップ電源管理などの複雑化によって、テストパターンの選定も高度化している。加えて、単純にIddq値だけではどの部分が故障を引き起こしているかまでは特定できないため、フォールトダイアグノシス技術やテスト手法の組み合わせも必要になる。これらの点を克服するため、動的な消費電流を計測するIDDテストの拡張や、細かなパーティショニングを行った測定など新たなアプローチが模索されている。
設計への影響
Iddqはテスト目的だけでなく、低消費電力設計の指標としても重要視される。スタンバイ電力が問題となるモバイル機器やIoT機器では、Iddqを可能な限り小さく抑えることが求められる。これにより、バッテリー寿命や発熱の低減に直接的な効果が期待できる。設計段階でのSPICEシミュレーションによってIddqを予測し、プロセスパラメータの最適化を行うことも一般的となっている。
EDAツールとの連携
最近では、電子設計自動化（EDA）ツールにおいてもIddq予測機能が組み込まれており、回路設計初期段階からIddqの最小化が図られている。これにより、製造前からリークパスの特定やトランジスタのバイアス最適化が可能となる。
実用上の留意点
- Iddqは温度や電源電圧の変動に敏感であるため、測定環境の安定化が必要である。
- 高周波数動作やマルチモードICでは、Iddqテストを実施できるモードが限定される場合がある。
- 量産時の測定時間が長くなるため、スループットの低下とトレードオフ関係にある。
今後の展望
次世代プロセスではFinFETやゲートオールアラウンドFETといった新構造のトランジスタが用いられ、リーク電流の制御がさらに厳しくなると予想される。こうした状況下でもIddq測定が依然として有効なデバッグ・評価手法となる可能性は高く、デジタル回路だけでなくアナログ回路や混載回路のテストにも応用が広がると考えられる。今後、設計段階からテストを考慮したDFT(Design for Test)手法と組み合わせることで、より早期に故障原因の追及や品質向上を図る動きが進むであろう。
コメント（β版）