FET｜電界で制御する半導体素子

2025.09.23

FET

FET（Field-Effect Transistor）は電界でチャネルのキャリア密度を制御し、ドレイン電流を変化させる電圧制御型の半導体素子である。ベース電流で駆動するBJTに対して、ゲート電流がほぼゼロで高入力インピーダンスを実現する点が特長で、アナログ増幅、スイッチング、RFまで幅広く用いられる。代表例は酸化膜ゲートを介してチャネルを制御するMOSFETと、pn接合を逆バイアスしてチャネルを絞るJFETである。設計・選定ではしきい値電圧Vth、トランスコンダクタンスgm、オン抵抗Rds(on)、ゲートチャージQg、寄生成分、SOAなどの総合評価が重要となる。

Table Of Contents

基本構造と動作原理

FETの基本断面はソース・ドレイン領域と、それらを結ぶチャネル、チャネル上のゲート電極から構成される。Vgsでチャネルの導通度を変え、Id–Vds特性が得られる。MOS構造ではゲート酸化膜が界面電荷を制御し、VgsがVthを超えると反転層が形成されてチャネルが開く。JFETはゲートpn接合の逆バイアスでチャネルを狭め、VgsでIdを制御する。電圧駆動であるため、入力にほとんど電流を要さず、前段回路の負担が小さい。

種類と特性

主な種類はMOSFET、JFET、化合物半導体ベースのMESFET/HEMT等である。低電圧・低Rds(on)を狙うN型MOSFET、高サージ耐量やシンプルなドライバで扱いやすいP型、低ノイズでアナログに強いJFETなど、使い分けは要求仕様で決まる。電力用途ではボディダイオードの逆回復特性、ゲートミラー効果、Qg、スルーレートが損失やEMIを左右する。RF用途ではfT、fmax、寄生容量Cgs/Cgdが利得帯域を決定づける。

直流特性と等価回路

小信号モデルではトランスコンダクタンスgmと出力抵抗roで表し、増幅率は概ねgm×roで見積もる。MOSの飽和領域ではId≈(1/2)μCox(W/L)(Vgs−Vth)2（チャネル長変調無視）で近似され、線形領域では抵抗素子として挙動する。等価回路にはCgs、Cgd（ミラー容量）、Cgd×ゲインに起因する位相余裕の低下など、周波数応答を決める容量が入る。これらは回路安定性と帯域設計の要になる。

チャネル長変調とサブスレッショルド

実デバイスではチャネル長変調によりId–Vds曲線の平坦部に傾きが生じ、出力抵抗が有限となる。VgsがVth未満のサブスレッショルド領域でも指数関数的電流が流れ、超低消費動作やセンサ読出しで活用される。

スイッチング動作と損失

スイッチとしてのFETはドライバの供給能力とQg、Cgd（ミラー）、配線インダクタンスでオン・オフ時間が決まる。損失はオン損（I2Rds(on)）とスイッチング損（C×V2×fや重なり損）が支配的で、dv/dt・di/dtの制御、スナバ、ゲート抵抗の最適化が要点となる。ZVS/ZCSなどソフトスイッチングはスイッチング損とEMIを抑える効果が大きい。

ミラー効果とゲート駆動電圧

ターンオン中はCgdを介してドレイン電圧がゲートへ帰還し、ゲート電位が一定区間「ミラープラトー」に停滞する。この期間の電荷移送が遅いと損失が増すため、ドライバのピーク電流能力や適切なゲート電圧（例：N-MOSで10〜12V、ロジックレベル品は5V程度）選択が重要である。

設計上の留意点

  • ゲート駆動：ESDに弱い酸化膜を保護し、過電圧を避ける。
  • 寄生成分：レイアウトのループ面積縮小でリンギングとEMIを抑制。
  • 熱設計：損失から接合温度上昇を見積もり、RθJA/RθJCと放熱器で余裕度を確保。
  • SOA：短絡耐量やアバランシェ、二次破壊に対する限界をデータシートで確認。
  • ボディダイオード：整流特性と逆回復（Qrr）を考慮し外付けダイオードを併用。

レイアウト実務の勘所

帰還経路とパワー経路を近接させ、ケルビンソース配線でシャント抵抗の検出誤差を抑える。ゲートドライブとパワー配線の分離、スターパターン、グランドの単一点化が有効である。

応用分野

FETはスイッチング電源（降圧・昇圧・フライバック）、モータドライブ（BLDC、インバータ）、バッテリ保護、ロードスイッチ、リニア領域を使った定電流源、ソースフォロワや差動ペアなどアナログ増幅、またCMOS論理の基本素子として広く用いられる。RFでは低雑音増幅器やミキサ、位相制御にも活躍する。

アナログ指標

低雑音用途では入力換算雑音、gm/Id設計法、Cgs・Cgdの小ささ、サブスレッショルド係数が重要である。オーディオではソース抵抗の自己バイアスで熱安定性を高め、MOSの温度係数を利用してペア動作を安定化する。

デバイス選定の進め方

  1. 定格整合：Vds、Id、Pd、ジャンクション温度、SOA。
  2. 損失見積：負荷電流・スイッチング周波数からオン損・スイッチング損を分解。
  3. 速度要件：Qg、tr/tf、Ciss/Coss/Crss、ゲート駆動能力。
  4. 実装：パッケージ（QFN、DFN、TO-220、D2PAK等）と放熱の両立。
  5. 信頼性：ESD耐量、アバランシェ、サージ、サイクル寿命。

測定・評価のポイント

実機評価では電流プローブと差動プローブでdi/dt・dv/dtを観測し、ミラー効果によるゲート波形のプラトー、スナバの効果、リンギング周波数から寄生LCを逆算する。熱はサーモカメラや熱電対でホットスポットを可視化し、パターン変更や銅箔拡張で改善する。

安全と保護

ゲート過電圧防止のツェナ保護、ソース抵抗による突入制御、シャント＋オペアンプでの過電流検出、フェイルセーフの設計が基本である。高dv/dt環境ではレイアウト改善とスナバ、RCダンパでEMIと誤動作を抑える。

コメント（β版）