EFT/バースト試験｜電源ラインの高速過渡耐性評価

EFT/バースト試験

EFT/バースト試験は、開閉器のチャタリングやリレー接点のアークに起因する高周波・短パルス群が電源線やI/O線に重畳する状況を模擬し、機器の誤動作やリセット、通信断の耐性を評価する試験である。規格はIEC 61000-4-4に定義され、実使用に近い連続バースト印加を行い、EUTの機能維持と自律復帰性を確認する。

Table Of Contents

EFT/バースト試験

定義と目的

EFT(電気的ファストトランジェント)は立上りが速く持続が短い過渡ノイズの連なりである。本試験の目的は、スイッチング由来の群パルスが内部ロジック、電源レール、通信ポートに与える影響を把握し、製品規格で定める性能判定基準に適合させることである。

波形とパラメータ

基本パルスは約5/50 ns(立上り約5 ns、パルス幅約50 ns)である。これを15 msのバーストとして連続印加し、バースト繰返し周期は典型で300 ms、パルス繰返し周波数は5 kHzまたは100 kHzが用いられる。出力インピーダンスは50 Ωで、波形は校正アダプタとオシロスコープで検証する。

試験接続とセットアップ

電源線にはCDN(結合・分離ネットワーク)を介して重畳し、信号・I/O線にはCCL(容量性結合クランプ)で結合する。EUTは接地平面上、絶縁スペーサ(約0.5 mm)上に配置し、ケーブルは規定長と配置を守る。接地リードは最短で取り回し、ジェネレータの帰還を確実にする。

試験レベルと判定基準

代表的な電圧レベルは電源線で0.5/1/2/4 kV、I/O線で0.25/0.5/1/2 kVが目安である(適用は製品規格に従う)。性能判定はCriteria A/B/C/Dが用いられ、Aは機能維持、Bは一時的劣化後の自律回復、Cは操作者介入で回復、Dは機能喪失または損傷を意味する。

想定される影響・故障モード

マイコンのリセット、ウォッチドッグ頻発
デジタルI/Oのフリッタや誤割込み
通信プロトコルのフレームエラー、リンク断
電源レールのリンギング、レギュレータ不安定化
リレー・接点の誤駆動やラッチアップ

回路・部品による対策

電源入口にπ型フィルタ、コモンモードチョーク、X/Yコンデンサを適用
IC近傍に低ESLのMLCCを多数点在、ループ面積を極小化
リセット/クロック/割込み線にRCローパス、シュミットトリガ入力の採用
I/O保護に超高速TVSダイオード、シリーズ抵抗、フェライトビーズ
スイッチング電源のスナバ(RC/RCD)最適化と2段レギュレーション(LDO後段)
アイソレーション(フォトカプラ/デジタルアイソレータ)で結合経路を遮断

レイアウト・筐体・配線の対策

グラウンドは低インピーダンスで多点接続、帰路の最短化
高速/敏感ノードはシールドやガード配線、分割GNDの適切なブリッジ
ケーブル入口で360°接地、メタルコネクタと導通確保
ノイズ源(スイッチング素子)と被害回路の物理分離、内層リターン活用
筐体・シャーシをリファレンスとしてGNDボンディングを一貫化

評価・デバッグの進め方

EUTを実運用に近いモードで動作させ、ログとトリガを用いて異常を捕捉する。トリガ入力をリセット線や電源ディップに設け、発生箇所を特定する。パルス繰返し5 kHz/100 kHzの双方を実施し、角の立った波形で最悪条件を探索する。対策実施ごとにA/B/C判定を更新する。

波形検証の要点

ジェネレータは事前に校正アダプタで出力確認し、上昇時間とパルス幅が規格範囲内であることを確認する。結合クランプの位置、CDNの接続、接地リード長は試験ごとに記録し再現性を確保する。

よくある不適合原因

GNDの分割/接続が不統一でリターンが遠回り
リセット/クロック配線の近接クロストーク
ケーブル編組の片側のみ接地による浮遊容量結合増大
CCLの位置や把持誤り、CDNの容量成分の見落とし
5 kHzのみ評価して100 kHz条件を失念

EFT/バースト試験｜電源ラインの高速過渡耐性評価