D/A変換
D/A変換（Digital to Analog Converter, DAC）は、離散時間・離散値のディジタル信号を連続時間・連続値のアナログ信号へ変換する回路もしくは処理である。マイコンやFPGAが生成する数値列を電圧・電流・電力として実世界に出力するための要であり、音響機器、産業計測、モーション制御、RF通信など幅広い応用で用いられる。理想的なDACは、入力コードに比例した出力を瞬時に生成し、量子化誤差以外の歪みや雑音を持たないが、実機では抵抗・電流源のばらつきやスイッチング素子の不完全性により線形性の劣化やグリッチ（瞬時的なスパイク）が生じる。設計者は方式選定、参照源、フィルタ、レイアウト、クロック品位を総合的に最適化する必要がある。
基本原理と信号再構成
D/A変換の本質は、数値列を「標本値」とみなし等価的な階段波（ゼロ次ホールド）を出力し、その後段のアナログ再構成フィルタで帯域外の折返し成分を除去して連続波形を得る点にある。ゼロ次ホールドは各サンプルを一定時間保持するため、出力は理想連続値から高域でサグ（周波数依存の減衰）を生じる。このため、オーバーサンプリングによりスプリアスを高域へ押し上げ、ローパスフィルタの負担を軽くする設計が一般的である。出力段は電圧出力型と電流出力型に大別され、後者はI/V変換アンプを必要とするが高周波・高直線性に有利である。
代表的な方式
- バイナリ加重抵抗型：各ビットに対し加重抵抗を用いて和電流（または和電圧）を作る方式で、構成が直観的であるが高ビット化で抵抗値レンジが極端になり誤差・温度係数が問題化しやすい。
- R-2Rラダー型：2種の抵抗値のみでラダーを組む。製造ばらつきに強く、汎用DACの定番である。スイッチの同時切替時にグリッチが生じやすく、出力バッファやレイアウトで抑制する。
- 電流ステアリング（セグメント化）型：単位電流源を多数用意し、ビット上位をサーモメータコード化してスイッチで振り分ける。高速度・高SFDRに向くが、面積と消費電力が増える。
- ΔΣ（デルタ・シグマ）型：内部でノイズシェーピングとオーバーサンプリングを行い、1bitまたは数bitの高速ストリームを出力後、アナログLPFで滑らかにする。音響や計測で高SNRを得やすいが、群遅延が増える。
- PWM/パルス密度（PDM）型：比較器や1bit変調を用い、デューティ比または密度で平均値を表現する。マイコン内蔵機能で容易だが、低域リップルやEMI対策が鍵となる。
主要仕様と評価指標
- 分解能（N bit）：最小ステップLSB＝フルスケール/2N。制御系ではLSBが制御量に与える影響を事前算定する。
- INL/DNL：直線性誤差。DNL≦1 LSBでモノトニック性を保証し、制御系のチャタリングを防ぐ。
- SNR/THD/SFDR：雑音・歪み特性。通信・音響では有効ビット数（ENOB）やSFDRが設計指標となる。
- グリッチエネルギ：コード遷移時のスパイク積分値。サンプル&ホールドやRCを併用して低減する。
- 更新レート/サンプリング周波数：波形忠実度と帯域を規定する。オーバーサンプリング時はデジタル補間フィルタの群遅延も考慮する。
- 出力ドライブ/負荷条件：電圧出力の場合は出力アンプのスルーレートや出力インピーダンス、電流出力ではI/V変換の帯域・雑音が支配的である。
- 温度ドリフト/参照精度：基準電圧源のTCと長期安定度がゲイン誤差を決める。
設計上の要点（回路・レイアウト）
アナログ・ディジタル混載基板では、アナログGNDとディジタルGNDの分離と一点接続、参照電圧帰路のノイズ隔離が基本である。クロックジッタは有効SNRを劣化させるため、低位相雑音クロックとショートループの配線、差動クロック伝送が有効である。電源はLDOやフェライトビーズで領域分離し、DAC近傍に適切なデカップリングを配置する。電流出力DACではI/V変換アンプに低雑音・広帯域の演算増幅器を選定し、帰還抵抗の温度係数一致を図る。インタフェースはSPI/I2C/並列のいずれでも、更新タイミングとラッチ動作を理解し、コード遷移を同期化してグリッチを抑える。
応用分野と方式の選択
- オーディオ：ΔΣ型が主流。高SNR・低歪が得やすく、後段LPFで帯域外ノイズを除去する。クロック同期とジッタ対策が音質を左右する。
- モーション制御・計測：R-2Rや電流ステアリングの多bitが使われる。モノトニック性、温度安定度、レイテンシが重要である。
- 通信/RF：高速電流ステアリング型で直線性とSFDRを確保し、IQ変調器へ直接給電する構成も一般的である。
- 汎用制御：PWM/PDMが低コストで有効。アクティブフィルタやLCで平滑化し、EMIを管理する。
ΔΣ型の要点（補足）
ΔΣ型D/A変換では、ノイズシェーピングにより量子化雑音を高周波へ追いやる。オーバーサンプリング比（OSR）を上げることで可聴帯域や目的帯域のSNRが向上する一方、デジタル補間フィルタの位相特性や群遅延が制御応答に影響する。多段モジュレータやマルチビット出力は安定性と直線性のトレードオフを最適化する技法である。
グリッチ抑制と出力整形
コード切替の同期化（同時スイッチング）、サーマルコード化による大遷移回避、スイッチマッチング、セトリング時間に見合ったサンプル周期の設定は、グリッチ低減に有効である。出力整形ではRCスナバ、アクティブLPF、差動出力の採用が有効で、特に差動は偶数次歪とコモンモードノイズを抑える。
実装時のチェックリスト
- 参照電圧源のノイズ・TC・ロングタームドリフト
- ENOB/SFDR/INL・DNLの実測とデータシート整合
- 基板レイアウト（帰路、シールド、クリアランス、熱）
- クロックの位相雑音・ジッタと同期設計
- 出力フィルタのカットオフ設定と群遅延評価
- EMC対策（放射/伝導、グランド分割、フィルタ）
D/A変換は単なる数値-電圧変換に留まらず、系全体のノイズ設計、時間軸設計、物理実装が性能を決定する複合技術である。用途に応じた方式選定と、参照源・フィルタ・インタフェース・レイアウトの総合最適化により、狙いの直線性・帯域・SNR・安定性を確保できる。
コメント（β版）