CISC（Complex Instruction Set Computer）
CISC（Complex Instruction Set Computer）は、多数かつ高機能な命令を備え、単一命令で複雑な処理やメモリアクセスを行う設計思想のプロセッサである。命令は可変長で、豊富なアドレッシング方式や命令形式を持つため、アセンブリ記述の簡潔化やコード密度の向上を狙うのが特徴である。代表例は汎用機時代から続くx86系であり、今日のPCサーバ分野でも主流である。
定義と背景
CISC（Complex Instruction Set Computer）は、命令セット（ISA）に高水準の操作を直接実装し、コンパイラやプログラマが少ない命令数で多機能を呼び出せるように設計された。1970〜80年代にはメモリが高価で帯域も狭かったため、命令密度を高めることが性能に直結し、CISCの利点が強く意識された歴史的経緯がある。
命令セットとアドレッシング
CISCは可変長命令を採用し、オペランドの位置やサイズ、即値の有無、プリフィクスの組み合わせで機能を拡張する。多彩なアドレッシング（ベース＋インデックス＋スケール、相対、間接、メモリtoメモリなど）により、データ搬送と演算を同時に表現できるため、命令列が短くなる傾向にある。
- 可変長命令：1バイト〜十数バイトまで拡張可能
- リッチなモード：メモリ参照と演算の複合化
- 命令拡張：SSE/AVX等のSIMD拡張でベクトル演算を高速化
マイクロコードと実装
CISC命令はハードウェア内で内部命令（micro-op, uop）に分解され、パイプラインで実行されることが多い。マイクロコードにより複雑命令を柔軟に実装・更新でき、命令の後方互換性を保ちながら改良が可能である。近年はuopキャッシュやトレースキャッシュでデコード負荷を低減する手法も一般的である。
利点
- 高い命令密度：コードサイズ縮小によりIキャッシュ効率が向上
- 強い互換性：長年のISA資産（OS/アプリ）を活かせる
- 高水準命令：文字列処理や暗号・SIMDなど専用命令の活用
課題
- デコード複雑性：可変長命令はフロントエンドの実装難度を高める
- マイクロアーキ設計コスト：検証・消費電力・面積の増大要因
- 分岐・投機の制御：深いパイプラインでミス時のペナルティが大きい
RISCとの比較と収斂
RISCは固定長・ロード／ストア型で単純なフロントエンドが高速化と省電力に寄与する。一方、現代CISCは内部でRISC様uopへ分解し、スーパースカラ実行やアウトオブオーダ、投機実行、SMTなどを活用する。結果として、CISCとRISCはマイクロアーキテクチャ面で収斂し、表層はCISC、内部はRISC的という構図が一般化している。
x86アーキテクチャの事例
x86は長期互換性を維持しつつ、SSE/AVX/AVX-512等で浮動小数点やベクトル演算を拡張した。命令プリフィクス、可変長デコーダ、uopキャッシュ、分岐予測、メモリ階層最適化の複合により、古典的CISCの柔軟性と現代的スループットを両立している。
可変長命令のデコード
可変長は柔軟だが、境界判定と並列フェッチの設計を難しくする。複数デコーダの並列化、プリデコードビット、uopキャッシュによって実効デコード帯域を確保し、バックエンドに十分なuopを供給するのが鍵である。
組込み・産業用途における位置づけ
組込みではRISC系（ARM等）の省電力性が主流だが、ゲートウェイ、産業PC、計測・制御の上位層ではx86系CISCが活躍する。豊富なOS・ミドルウェア資産、長期供給、仮想化・セキュリティ機能の成熟が採用理由となる。
設計・評価指標
CISCの評価ではフロントエンド帯域、命令密度、I/Dキャッシュ性能、分岐予測精度、命令レイテンシ／スループット、メモリレイテンシ隠蔽、消費電力が重要である。コンパイラ最適化（命令選択・スケジューリング）も体感性能を大きく左右する。
命令密度とキャッシュ効率
コードが短ければIキャッシュ・TLBのヒット率が上がり、分岐予測テーブルの実効性も高まる。一方で可変長によりアラインメントが乱れると、フェッチミスや先読み効率の低下を招くため、配置最適化やホットループの整形が有効である。
セキュリティとマイクロコード
マイクロコード更新は脆弱性緩和や挙動修正に活用される。投機実行由来の副作用対策、特権境界の強化、命令挙動の微調整はCISCでも重要であり、ハード／ファーム／OS／コンパイラの協調が求められる。