アクティブダンピング｜仮想抵抗付与でLC共振のQ低減

アクティブダンピング

アクティブダンピングとは、電力変換器やサーボ系に内在するLC/LCLや機械的共振を、制御則に減衰項を合成して抑える技術である。電流・電圧・速度などの状態を測定し、演算で「仮想抵抗」やリード補償を生成してエネルギ散逸と等価な効果を与える。受動素子の追加や実損失の増加を避けつつ、立上りやリンギング、THD、騒音、振動を低減できる点が実装上の利点である。とくにLCLフィルタを備える系や高帯域を志向するデジタル制御で多用される。

Table Of Contents

目的と効果

アクティブダンピングの目的は、系の複素極に実部を与えて減衰比を高め、過渡応答のリンギングやオーバーシュートを抑制することである。これにより、スイッチング電源では出力リップルやEMI由来の共振ピークが緩和され、インバータではLCL共振に起因する不安定化を防ぎ、サーボではアンチレゾナンス点のゲイン尖鋭化を平滑化できる。安定余裕（位相・ゲイン余裕）を確保しつつ制御帯域の確実な拡張を図れる。

原理

アクティブダンピングは、測定した状態量（例：コンデンサ電流、コンデンサ電圧、機械速度）に比例したフィードバックを操作量に重畳し、伝達関数に零点・極を適切に配置して擬似的な損失項を注入する。代表例である「仮想抵抗」は、コンデンサ枝の電流をk倍して出力電圧指令に引き算し、電気的にはCに直列の抵抗が追加されたような減衰を実現する。連続時間ではR付加と等価だが、離散時間ではサンプル遅れやZOHの影響を受けるため、離散設計での位相余裕確保が要点となる。

主な実装法

  • 仮想抵抗型：C枝電流に比例した項（k·）を操作量に重畳し、C直列のR相当の効果を作る。シンプルで堅牢。
  • 状態フィードバック型：LCLや機械系の状態（v_c, i_L, i_gなど）をベクトルで返し、極配置またはLQRで設計する。モデル整合性が鍵。
  • 擬似微分・リード型：リード補償（sT/(1+sT)）で共振付近の位相を前倒しし、見かけの減衰を増す。ノイズ耐性に配慮。
  • 観測器・適応型：Luenberger/Kalmanで不可測状態を推定し、パラメータ変動（例：グリッドインピーダンス）に適応させる。

設計手順

  1. 対象系の同定：LCLならL1, L2, C、機械系なら慣性・剛性・摩擦を同定し、共振周波数とQを推定する。
  2. 目標減衰の設定：許容オーバーシュートと整定時間から目標減衰比ζと帯域を定める。
  3. 連続時間設計：仮想抵抗やリード量を連続時間で仮決めし、極・零点の配置を検討する。
  4. 離散化：Tustin（双一次）やマッチドzで離散化し、サンプル・計算遅れを位相余裕に織り込む。
  5. 安定余裕の検証：Bode/Nyquistでゲイン余裕・位相余裕、共振峰の低減量、帯域を確認する。
  6. 実装制約の反映：量子化、ADC雑音、サチュレーションとアンチワインドアップ、演算遅延を評価する。
  7. 実機検証：ステップ応答、スイープ、THD/EMI、熱・騒音を測定しゲイン微調整を行う。

LCLフィルタへの適用

アクティブダンピングが最も典型的に用いられるのが系統連系インバータのLCL共振である。共振角周波数は概ねωres≈√{(L1+L2)/(L1·L2·C)}で与えられ、ここを中心に減衰を付与する。仮想抵抗型ではC枝電流フィードバックが実装容易で、系統側インピーダンスの変動に対しても比較的ロバストである。設計では、PWMサンプリング周波数に対してωresが十分低いこと、デジタル遅延が位相余裕を侵食しないことを確認する。

  • ガイドライン：サンプル周波数は共振周波数の少なくとも10倍、できれば20倍以上を目安とする。
  • ノッチとの併用：狭帯域ノッチはモデルずれに弱いため、必要最小限に留める。

ディジタル実装上の注意

離散化により高周波側に「サンプル零点」が出現し、共振近傍の位相が期待より不足することがある。Tustinの事前ワープで共振付近を重視する、演算遅延を1サンプル短縮する、割込み優先度やDMAでI/O遅延を抑えるなどの工夫が有効である。微分型は雑音を増幅しやすいため、ローパス付きの実装（帯域制限）を併用する。

モータ・メカ系への適用

サーボでは負荷ねじれやベルトの弾性によりアンチレゾナンス/レゾナンスの二重峰が生じやすい。アクティブダンピングにより速度・電流ループへリードや速度偏差比例項を追加し、ピークを鈍らせることで整定時間と追従性の両立を図る。機械固有値が運転条件で変動する場合はゲインスケジューリングや適応的な位相リード量の変更が有効である。

典型的な落とし穴

アクティブダンピングゲインを過大にすると高周波雑音が操作量に乗り、スイッチングジッタや電流検出の量子化雑音を励起してしまう。符号や配線の誤りは不安定化を即座に招くため、仮想抵抗の極性確認と小ゲインからの立上げが必須である。系統連系ではグリッドインピーダンス変動で設計点がずれるため、ロバスト余裕を十分に確保する。

安全設計とフェイルセーフ

  • サチュレーション時はアンチワインドアップで積分器を凍結し、アクティブダンピング項も上限値でクランプする。
  • センサ異常時は仮想抵抗項を遮断し、ベース制御へフォールバックする。
  • 起動・停止遷移ではダンピングをスケジュールして突発的なトルク脈動を抑える。

簡単な設計例

LCLフィルタの例として、L1=1.5 mH、L2=0.8 mH、C=10 μFなら、ωres≈√{(L1+L2)/(L1·L2·C)}≈1.38×104 rad/s、fres≈2.2 kHzとなる。仮想抵抗型の目安として等価インダクタLeq=(L1·L2)/(L1+L2)≈0.522 mH、目標減衰比ζ=0.2とすると、k≈2·ζ·ωres·Leq≈2.9（V/A）程度が初期値となる。実機ではBode測定で共振峰の低下と位相余裕を確認しつつ、THD・EMI・過渡応答を総合評価して微調整する。このようにアクティブダンピングは理論的設計指針を持ちつつ、実装・計測・検証の反復で実用強度を高めるのが定石である。