トーテムポールPFC｜高効率PFCの次世代トポロジ

トーテムポールPFC

トーテムポールPFC（Totem-Pole PFC）は、昇圧型の力率改善回路をトーテムポール構成で実装し、低損失かつ高効率で臨界〜連続導通領域の整流・昇圧を実現する方式である。従来のブリッジ整流器を高周波スイッチング素子に置換し、通流経路のダイオード損失を大幅に低減する。特にGaN HEMTや高速SiC MOSFETと組み合わせることで、80+ Titaniumクラスの効率、軽量化、EMI余裕度の向上が可能となる。

Table Of Contents

基本構成と原理

商用ACを入力とし、整流と昇圧を同時に行う昇圧PFCである。ライン周波数の極性に応じて低周波側レグが同期整流器として動作し、高周波側レグがスイッチング昇圧を担う。トーテムポールの上下に配置されたMOSFET（またはGaN）でブリッジを置換し、導通時の順方向電圧降下を数百mVレベルに抑える。インダクタ電流を正弦波状に制御し、出力コンデンサで直流バス電圧を保持する。

動作モード（CCM/CRM）

連続導通（CCM）は低リップル電流で高力率を得やすく、高出力域に適する。一方、臨界導通（CRM）はスイッチングゼロ電流（ZCS）を取りやすく、スイッチング損失を抑制できる。トーテムポールPFCではCRMが広く採用されるが、コントローラにより谷間スイッチング（Valley Switching）や擬似連続導通（P CCM）を実装し、高効率と広いライン/負荷範囲の両立を図る。

スイッチ素子とデバイス選定

高周波側にはスイッチング損失と逆回復の少ないGaN HEMTが有力である。低周波側はライン周波数でオン/オフするため、RDS(on)と導通損失を重視したMOSFET選定が要点となる。ボディダイオード特性、逆回復電荷Qrr、ゲート電荷Qg、寄生容量Cossを総合評価し、損失分解（導通・スイッチング・磁性体・ゲート駆動）で熱設計余裕を確保する。

制御方式と電流整形

平均電流モード制御（ACM）が一般的で、外側の電圧ループと内側の電流ループで二重ループを構成する。電流ループは高帯域で歪みを抑え、電圧ループは100〜200Hzの二倍周波リップルを考慮した補償を行う。ゼロ交差近傍のデッドタイム最適化、電流検出のシェーピング、デジタル制御でのサンプリングタイミング補正が高力率（PF≧0.99）に寄与する。

補足：電流検出法

シャント抵抗は安価だが損失が増える。ホールセンサは絶縁と低損失を両立できる。CRMでは谷間検出回路によりスイッチングタイミングを最適化する。

磁気部品と昇圧インダクタ設計

インダクタはライン最低電圧、最大出力、スイッチング周波数からインダクタンスを算定する。CCMでは電流リップル率ΔI/Iを10〜40%程度に設定し、CRMではピーク電流を熱的に許容できるワイヤサイズとコアを選ぶ。コア材は高周波損失の少ないフェライトを用い、ギャップ設計で直流重畳に耐える。

ゲートドライブとデッドタイム

上下アームの貫通電流防止のため、適切なデッドタイム設定が不可欠である。GaN採用時はミラー電荷とdv/dtによる誤導通を防ぐため、低インダクタンスのレイアウト、ゲート抵抗の最適化、負電圧ターンオフやミラークランプの適用を検討する。ブートストラップ方式ではデューティ低下時の駆動余裕を確認する。

補足：スナバとクランプ

Coss放電、リーケージによるオーバーシュート対策にRCスナバやTVSを併用する。高速デバイスでは配線寄生成分の最小化が最も効く。

効率・損失解析と熱設計

効率は導通損、スイッチング損、磁性体損、ゲート駆動・制御損の総和で決まる。ライン90Vac時が最も厳しく、ピーク電流が増えるため素子温度上昇を確認する。ヒートシンク、スプレッダ、風量の見積りを行い、熱抵抗ネットワークで結合部の温度余裕を10℃以上確保する。

EMI/EMC設計

コモンモードとディファレンシャルモードの分離を軸に、ラインフィルタ、Yコンデンサ、シールド配線を適用する。高dv/dtに伴うコモンモードノイズはレイアウトとグラウンドの分割で抑える。スイッチング周波数ディザリングは伝導ノイズピークの分散に有効である。

保護と信頼性

入力サージ、過電流、過電圧、過温の各保護を実装する。突入電流はNTCまたはアクティブインラッシュ制御で制限し、出力バスのプリチャージと組み合わせる。ラインゼロクロス近傍の制御遷移や停電再投入時のソフトスタートも信頼性に直結する。

補足：安全規格の着眼点

クリアランス/クリーぺージ、漏れ電流、タッチ電圧、導電部の温度限度を規格に従って確認する。Yコンデンサの安全等級と接続も重要である。

設計手順の要点

  1. 仕様定義：入力範囲、出力電圧/電力、効率目標、環境条件を確定する。
  2. トポロジ選定：CCM/CRM、デバイス（Si/GaN/SiC）とスイッチング周波数を決める。
  3. 受動部設計：インダクタ、バルクコンデンサ、フィルタ素子を算出する。
  4. 制御設計：二重ループ補償、谷間検出、デッドタイム最適化を実装する。
  5. レイアウト：帰還ループ短縮、電力/信号グランド分離、寄生の最小化。
  6. 検証：効率、PF、THD、EMI、熱、保護動作を試験する。

適用分野と利点

サーバ電源、5G基地局、産業用ドライブ、EVオンボードチャージャ、医療・計測装置など、大電力かつ高効率が求められる用途で有効である。ブリッジ整流損失がないため低負荷効率も改善し、小型化・軽量化に寄与する。デジタル制御と組み合わせればライン歪や高調波環境に対してロバストな挙動を実現できる。

実装上の注意点

ゼロクロス近傍の極性切替で囲い込みを設け、貫通電流を確実に回避する。温度ドリフトで閾値が変動するため、フェイルセーフのデッドタイム下限を設定する。GaNの高速性は配線インダクタンスに強く依存し、実装品質が効率とEMIの両面を支配する。

補足：部品公差と量産ばらつき

インダクタ誤差、シャント抵抗温度係数、ゲート抵抗ばらつきが波形と損失に影響する。設計余裕と自己診断で量産安定性を確保する。