磁気シールド
磁気シールドとは、外部磁界の影響を低減し、所望の空間や部品へ到達する磁束を抑えるための受動的対策である。原理は大きく二つに分かれ、静磁場や低周波に対しては高透磁率材で磁束の「逃げ道」を与える方式、比較的高周波に対しては導電材に渦電流を流して反磁界を発生させる方式である。単層・多層の殻構造、開口部や継ぎ目の取り扱い、熱処理や応力管理など、設計・製造の細部が性能に直結する。遮蔽性能はシールド係数で表し、用途に応じて材料、厚さ、形状、接続方法を総合的に最適化する必要がある。
原理(静磁場・低周波に対する遮蔽)
静磁場や数十Hz〜数kHzの低周波では、高透磁率殻が磁束を内部に引き込み、観測領域の磁束を減少させる。これは磁気回路における磁気抵抗の低減として理解でき、磁束は抵抗の小さい経路を優先して流れる。円筒や球殻では、おおまかに「透磁率×肉厚/代表寸法」に比例して減衰が強まるが、実際は形状係数、端面開口、継ぎ目のギャップなどで有効透磁率が低下する。殻内の磁束密度が高まって磁気飽和に達すると性能が急落するため、最大外乱磁界と飽和磁束密度の関係から余裕を見積もることが重要である。
材料と特性
- 高透磁率合金:μ-metalやパーマロイは低周波の高減衰を得やすい。初透磁率μi、最大透磁率、保磁力Hc、飽和磁束密度Bsが主要指標である。
- 電磁鋼板:シールドと同時に成形性や機械強度を確保したい場合に用いる。損失や異方性に留意する。
- フェライト・ナノ結晶:中高周波での損失が小さく、軽量である。関連してフェライトコア材質の特性選定が有効である。
- 導電材(Cu/Al):高周波における渦電流シールドの主材である。電気抵抗率と表皮深さが支配的である。
設計の基礎(形状・多層・ギャップ)
殻はできるだけ閉じた形状とし、端面開口の影響を抑えるために延長筒や重ね構造を設ける。継ぎ目は溶接や重ね合わせで磁気ギャップを極小化する。多層化は単層での飽和回避と界面脱結合による実効透磁率向上に有効である。筒の肉厚tと半径rの比t/rは過度に大きくしても飽和や重量・加工性の観点で非効率になるため、必要減衰量と材料μに基づき最適点を探る。内部に配置する対象部品の配置も磁路設計の一部として考え、結合の強さ(結合係数)や漏れ成分(漏れインダクタンス)を最小化する。
交番磁場・高周波への対策(渦電流シールド)
高周波では導電材に誘起される渦電流が反磁界を生み、外乱を打ち消す。遮蔽性能は表皮深さδ=√(2ρ/(ωμ))で概算され、周波数f上昇とともに有効厚さが薄くなる。導電層は連続性が重要で、割れ目や切れ目は性能を大きく損なう。低周波〜中周波では「高透磁率層+導電層」のハイブリッド多層が有効で、透磁率で取り込んだ磁束を導電層の渦電流で減衰させる。電源系ノイズ低減の文脈では、外装シールドとともにフィルタ素子(例:コモンモードチョークや差動モードフィルタ)と整合させることで全体のEMCを確保する。
評価と測定
- シールド係数:外部印加磁界Bextと内部残留磁界Binの比(または逆数)で表す。周波数依存性を併記する。
- 試験環境:Helmholtzコイルやトランスデューサで既知磁界を与え、磁束計やフラックスゲート、光ポンプレーザ磁力計で測定する。
- 脱磁・初期化:組立後の残留磁化は性能を損なうため、AC減衰法などでデガウス処理を行う。
- 温度・応力の影響:機械的応力や加工硬化は透磁率を低下させる。必要に応じて再焼鈍を行う。
用途と事例
- 計測:地磁気変動の影響を排除して高感度磁気計測を行う実験空間、SQUIDや原子磁力計の周辺環境。
- 医療:MRI室の遮蔽。低周波成分対策として高透磁率材、多周波RF対策として導電材の組み合わせが一般的である。
- 電源・モータ:トランスやリアクトルの漏洩磁束抑制、近接電子回路の感磁部品保護。磁束経路の最適化は磁路設計と不可分である。
- センサ:ホールIC、MR素子のオフセット低減や直流磁界のドリフト抑制。
実装上の注意(製造・取り扱い)
高透磁率合金は加工応力で特性が悪化するため、曲げ・打撃を最小化し、最終組立後に適切な熱処理・脱磁を行う。ボルト締結は局所飽和を招くことがあるため、座金や広い当て板で磁束集中を避ける。導電シールドでは大電流の帰路設計を誤るとグラウンドループが生じ、かえって磁界を拾う。ケーブル貫通部は同心円状の隙間を避け、重ね板や迷路形状で漏れを抑える。内部部品とシールド壁の距離は十分に確保し、過度の近接で飽和や局所過熱が発生しないよう配慮する。
よくある誤り
- 静磁場をCu/Alの薄板だけで遮蔽できると誤解すること(低周波は高透磁率材が本質的)。
- 継ぎ目や開口の磁気ギャップを軽視し、実機で性能が出ない。
- 飽和余裕や温度・応力依存を見込まず、試作と量産で結果が乖離する。
- 外装シールドのみで済ませ、内部の結合経路(結合係数や配線ループ)を放置する。
コメント(β版)