オペアンプ
オペアンプ（operational amplifier）は高利得の差動増幅器であり、入力の電圧差を大きく増幅し、負帰還と組み合わせることで加算・減算・微分・積分・フィルタ・コンパレータなど多様なアナログ信号処理を実現する汎用素子である。理想的には無限大の開ループ利得、無限大の入力インピーダンス、零の出力インピーダンス、無限大の帯域、零のオフセットを仮定するが、実機では有限の特性と周波数依存性が存在し、設計ではそれらを見込んだ帰還ネットワークと補償が要点となる。
基本動作と理想モデル
オペアンプは反転入力（−）と非反転入力（＋）の差電圧に対し、開ループ利得Aで出力を与える。負帰還により「仮想短絡」（入力差がほぼ0）と「仮想接地」（反転構成で入力ノードが基準電位に等価）を近似的に形成し、精密かつ線形な伝達を得る。理想モデルは設計直観を与えるが、位相回転・利得余裕・入力/出力範囲・スルーレートといった非理想性が最終性能を決める。
入力差動と増幅率
理想的にはVout＝A(V+−V−)で表される。Aは周波数で低下し、極・零点により位相が遅れる。開ループ利得が有限であるため、閉ループ利得は理想値から微小にずれるが、十分大きなAと適切な帰還比で誤差を抑制できる。
負帰還と安定化
負帰還は直線性・帯域・ドリフト抑制に有効だが、位相余裕が不足すると発振する。一般的なオペアンプは内部補償（ドミナント極）により利得交差周波数付近の位相余裕を確保する。外付け容量や負荷インダクタンスは余裕を損ねうるため、補償容量やアイソレーション抵抗で安定化する。
主要パラメータ
オペアンプ選定では、入力オフセット、バイアス電流、GBW、スルーレート、出力スイング、ノイズ、CMRR/PSRR、位相/利得余裕、消費電流、動作温度などを総合的に評価する。用途により低雑音型、精密型、高速型、レールトゥレール型、低消費電力型などを使い分ける。
入力オフセット電圧
入力オフセットは出力誤差の起点であり、利得が高い構成では無視できない。チョッパ安定化方式やゼロドリフト型オペアンプは温度・時間ドリフトを極小化し、DC精度を要する計測に適する。
スルーレートとGBW
スルーレートは最大出力立ち上がり速度で、ステップ応答や大振幅・高周波信号での歪に直結する。GBW（利得帯域幅積）は閉ループ利得と帯域のトレードオフを示し、所要帯域＝GBW/閉ループ利得を満たす素子を選ぶのが基礎となる。
CMRRとPSRR
CMRRは同相雑音除去性能、PSRRは電源変動抑制性能を表す。電源リップルやコモンモードノイズが大きい環境では高いCMRR/PSRRが必要で、加えて周波数特性（低周波は高いが高周波で低下）を考慮する。
代表的回路例
オペアンプは受動素子と組み合わせることで多様な機能を実現する。反転/非反転増幅、加算器、差動増幅器、アクティブRCフィルタ（バタワース、ベッセル、チェビシェフ）、全波整流、電圧フォロワ、電流-電圧変換、計装アンプ、コンパレータ的運用（ヒステリシス付）などが基本群である。
反転・非反転増幅
反転構成は利得＝−Rf/Rin、入力インピーダンス＝Rinで設計しやすい。非反転は利得＝1＋Rf/Rgで高入力インピーダンスを得る。いずれも周波数での位相遅れを見込み、所要帯域内の位相余裕を確保する。
加算・積分・微分
加算器は複数入力を抵抗重みで和算し、センサ融合やミキシングに使う。積分・微分回路はCを用いてs領域の±90°位相特性を実現するが、直流ドリフトやノイズ増幅を抑えるため、実用上は並列抵抗や遮断周波数の設定を行う。
アクティブフィルタ
Sallen-Keyや多重帰還型は低次で滑らかな通過帯域特性を実現する。高次化は段数直列か多重帰還合成で行い、感度解析により素子誤差に強いトポロジを選定する。
実装とレイアウト
電源のデカップリングはV+とGND間、V−とGND間に0.1µFのセラミックを最短で配置し、必要に応じて数µFのバルクを併設する。帰還経路は最短・低インダクタンスで引き回し、入力の帰還ノードはガードリングやシールドで漏れ・干渉を低減する。グランドは一点接地やスターポイントでループを抑制し、アナログ/デジタルの分離を徹底する。
入出力レンジと保護
単電源動作のオペアンプでは入力コモンモード範囲と出力スイングに注意する。レールトゥレールでも飽和マージンが残るため、ヘッドルームを設計に織り込む。ESD/過電圧対策としてシリーズ抵抗、クランプダイオード、RCスナバ、フェライトビーズを適切に配置する。
ノイズと精度設計
ノイズは入力換算電圧・電流ノイズと抵抗の熱雑音で評価する。広帯域白色ノイズに加え1/fノイズが低周波で支配的になるため、測定帯域とフィルタで最適化する。精密用途ではトリミング、オートゼロ、チョッパ方式のオペアンプや金属皮膜抵抗、フィルムコンデンサを選定し、熱起因ドリフトを抑える。
- 白色ノイズ密度と1/fコーナ周波数の確認
- 抵抗値は高すぎると熱雑音・オフセット誤差増大
- 基準源の温度係数と長期安定性の確保
安定性・過渡応答の評価
ボード線図やステップ応答で位相余裕・オーバシュート・立上り時間を評価する。容量性負荷での位相遅れは発振を誘発しやすいので、シリーズ抵抗やバッファ段でアイソレートする。高速オペアンプでは配線の寄生成分が支配的となるため、実機評価を前提に補償を追い込む。
コンパレータ運用時の注意
オペアンプは飽和回復時間が長く、レール到達前の遅延やチャネル電流制限により高速比較には不向きな場合がある。ヒステリシスを付与してチャタリングを抑えつつ、必要なら専用コンパレータを採用する。
電源アーキテクチャと低消費電力
単電源3.3V/5V系ではバイアス点を仮想中点で作り、AC結合やレベルシフタで信号レンジを最適化する。電池駆動ではマイクロパワオペアンプを用い、スリープ時の消費と起動時間、温度域での特性変動を考慮する。PSRRの周波数依存性を踏まえ、LDOやRC/LCフィルタでクリーンな電源を供給する。
計測・制御応用
ブリッジ計測、ホール素子変換、トランスインピーダンス、電流検出、アクティブフィルタ、DAC/ADCバッファ、PID制御など、オペアンプは計測・制御の中核である。必要性能に応じて低雑音・精密・高速の各系統から最適解を選択することが、堅牢なアナログ設計への近道である。
コメント（β版）