ブリッジレスPFC
ブリッジレスPFCは、交流入力を直流に変換しつつ力率を高めるPFC（Power Factor Correction）回路の一種であり、従来の整流ブリッジを省略して導通経路のダイオード降下と整流損失を低減する方式である。代表例はトーテムポール構成で、ライン周波数側のスイッチと高周波スイッチを組み合わせ、インダクタ電流を正弦波状に制御して高力率（PF≒1）と低THDを実現する。スイッチング素子として低損失のSiCやGaNを用いることで高効率・高電力密度が得られる一方、デッドタイム管理、ボディダイオードの逆回復、EMI対策など設計難度は上がる。本稿では構成・動作・制御・設計要点を学部レベルで解説する。
従来ブリッジ方式との相違
従来のブーストPFCは入力に全波整流ブリッジを置き、その後段でブースト制御を行う。この方式は電流経路に常時2個のダイオードが直列となり、順方向電圧降下とスイッチの電流ストレスが増える。ブリッジレスPFCでは半周期ごとに電流経路を切替え、不要なダイオードを通らないため導通損失が減る。結果として軽負荷でも効率が高く、発熱設計やヒートシンクの小型化に寄与する。逆に、ライン半周期で参照点が変動するため電流検出や保護の取り回しが難しく、制御回路の絶縁や検出配置に配慮が必要である。
回路構成（トーテムポール型）
トーテムポール型ブリッジレスPFCは、入力ラインに対して上下直列のスイッチ対（ハーフブリッジ）を配置し、上段・下段の切換えで整流とブーストの両機能を担う。一般的には片側がライン周波数動作の同期整流スイッチ、もう一方が数十～数百kHzの高速スイッチである。出力側はブーストインダクタと平滑コンデンサで構成される。SiC/GaNの採用により、ボディダイオードの逆回復損失を抑えつつ高周波化が可能になる。
動作モード（CCM/CRM）
電流連続モード（CCM）はインダクタ電流が常時正でリップルが小さい。高出力での効率と低THDに有利だが、スイッチング損失が増加しやすい。臨界（CRM, BCM）や不連続（DCM）はゼロ電流近傍でのスイッチングがしやすく、ターンオン損失やダイオード逆回復の影響を減らせるが、ピーク電流が高くなるため素子定格やEMIに配慮する。用途や電力帯に応じて折衷設計が行われる。
制御方式と電流整形
平均電流モード制御（ACM）は誤差増幅器と電流ループでインダクタ電流を正弦波参照に追従させ、PFを高める。CRM/BCMではゼロ電流検出（ZCD）を用いて周期を決め、結果的に入力電圧波形に比例した電流が流れる。デジタル制御では位相補償、過渡応答、電圧ループの帯域設計が要となる。PFはPF＝P有効/（Vrms×Irms）で評価し、THD低減は高調波対策と同義である。
素子選定（Si、SiC、GaN）
ライン周波数側は導通損の低さが重要で、Rds(on)とボディダイオード特性を重視する。高速側はスイッチング損失とゲート電荷が支配的で、SiC MOSFETやGaN HEMTが有利である。GaNはハードスイッチにも適するがドライブとレイアウト要求が厳しい。SiCは高耐圧と温度余裕で産業用に適合しやすい。素子の寄生容量（Coss）やQgはターンオン損失とゲートドライブ電力を左右する。
インダクタと磁気設計
インダクタはリップル電流、飽和電流、コア損・銅損の合算で評価する。CCMではインダクタ電流リップルΔI＝Vin×D/(L×fs)を抑えるためL値が大きくなり、体積増加と銅損が課題となる。CRMではLを小さくしてゼロ電流切替えを達成しやすいが、ピーク電流の増加に耐える必要がある。巻線のスキン効果・プロキシミティ損は高周波化で顕在化するため、リッツ線や適切な層間配置で低減する。
損失要因と効率見積もり
総損失は導通損（Rds(on)×I²、ダイオード順方向降下）、スイッチング損（Eon/Eoff×fs）、磁気損（コア損・銅損）、ゲートドライブ損、補機損で表せる。ブリッジレスPFCは整流ブリッジの2ダイオード分のVFを削減できるため、特に高電流域で効率向上が顕著である。デッドタイム中のボディダイオード導通は損失と逆回復を招くため、デッドタイム最適化と同期整流の適正化が有効である。
EMI/レイアウトと安全
高dv/dt・di/dtはコモンモードノイズを増やす。スイッチループの最短化、ゲートドライブの帰還経路分離、スナバやRCダンパ適用、共振抑制で高周波リンギングを抑える。入力フィルタは差動・コモンの二段構成が有効で、LC値の選定では低周波歪みとのトレードオフに注意する。クリアランス、クリーぺージ、ヒューズ/サーミスタ、サージ保護など安全規格（IEC）要求に適合させることが前提である。
起動・保護・計測
- インラッシュ対策：NTCサーミスタやソフトスタート回路で充電突入を抑制する。
- 過電流/過電圧保護：ピーク電流制限、出力OVP、入力UVLOを実装する。
- 電流検出：シャント、CT、ホール素子を使い分け、半周期での基準変化に対応する。
- 温度監視：素子接合温度のモデル化とヒートパス設計を行う。
インターリーブと高電力化
大電力では2相インターリーブブリッジレスPFCが有効で、電流リップルと入力フィルタの小型化に寄与する。各相の位相ずらし（例：180°）でリップルがキャンセルされ、部品応力が分散される。ただし電流バランス制御や相間の寄生成分に留意が必要である。
適用分野とトレンド
ブリッジレスPFCはサーバ/通信電源、産業用ドライブ、EV充電器、家電の高効率化に広く用いられる。素材技術ではSiC/GaNの普及、制御ではデジタル制御とモデル予測的な電流整形、実装では高周波対応のレイアウト・ワイドバンドギャップ最適ゲートドライブが進展している。効率目標（例えば80 PLUS Titanium相当）や高力率要求への対応で、トーテムポール構成は主流化している。
補足：用語と関連概念
同期整流、デッドタイム、ZCD、THD、PF、Coss、Qg、dv/dtなどの指標は設計評価に不可欠である。交流側の高調波抑制は配電系の損失や発熱低減に直結し、装置全体の総合効率を左右する。半導体素子のスイッチング特性と磁気部品の損失モデルを統合した見積りにより、熱設計・EMI・信頼性を同時に満たすことが、ブリッジレスPFC成功の鍵である。
コメント（β版）