ジッタ｜クロックとデータの時間ゆらぎ解析

ジッタ

ジッタとは、理想的なタイミングからのイベント発生時刻の揺らぎを指し、クロック、シリアル通信、制御系、計測系など広範な分野で信号品質を左右する重要な指標である。単位は秒またはUI（Unit Interval）が用いられ、時系列での時間誤差（TIE: Time Interval Error）として扱うのが基本である。ジッタは同一の周波数成分でも位相が時間的に乱れるため、セットアップ/ホールド違反、アイ開口の縮小、誤り率の悪化、ADCのSNR低下などの形で性能に直結する。

Table Of Contents

ジッタ

定義と分類

時間領域ではTIE、周期ジッタ、サイクル間ジッタ、デューティ歪みなどに区分する。統計的にはランダムジッタ（RJ）と決定性ジッタ（DJ）に大別され、DJには周期ジッタ（PJ）、データ依存ジッタ（DDJ）、デューティサイクル歪み（DCD）などが含まれる。RJはガウス特性で無限大の理論的最大幅を持つのに対し、DJは有界である。総合指標としてはBERを明示したTJ(BER)が広く使われる。本文中のジッタはこれら総称を指す。

測定指標と可視化

代表値はRMS値とpeak-to-peak（pp）値である。BERに依存する関係式としてTJ(BER)≒DJ_pp+n·σ_RJ（nは外挿係数）が用いられ、バスタブ曲線の勾配やヒストグラムから推定する。オシロスコープではTIE解析、アイダイアグラム、ジッタ分離アルゴリズム（RJ/DJ分解）を活用する。スペクトラム上のスパーはPJの手掛かりであり、タイミング領域と周波数領域の両面から評価するのが実務的である。

周波数領域（位相ノイズ）との関係

クロック源の位相ノイズSφ(f)を適切な帯域で積分すると時間ジッタのRMSが得られる。近似式は σ_t ≈ (1/(2πf0))·√(∫Sφ(f)df) であり、下限・上限周波数の設定は規格や用途に依存する。帯域選定を誤ると長期的なゆらぎ（Wander）や高周波ノイズの寄与を過大/過小評価するため、フィルタ条件（ハイパス/ローパス）を明示することが重要である。

発生要因

ジッタは発振器の位相ノイズ、電源リップルとPSRR、クロストーク、反射・スキューなどのSI問題、EMI、温度・機械ストレス、PLLのループ帯域やスプリアス、スプレッドスペクトラムクロッキング（SSC）による低周波PJなど多因子で生じる。基板では帰路の分断、スタブ、インピーダンス不連続、差動ペア不整合が主要な誘因となる。

通信リンクへの影響

高速SERDESではUI基準でジッタを管理し、CDRのジッタトレランス（JTOL）、送信器のジッタ発生量（JGEN）、システムのジッタ伝達特性（JTF）を評価する。アイ閉塞は振幅ノイズとジッタの双方で起こるため、CTLE/DFE等の等化と合わせてタイミング・マージンを確保する。規格（PCIe、SATA、USB、Ethernetなど）は測定フィルタとマスクを明確化し、互換性を担保する。

ADCのSNRとジッタ

サンプリングジッタの理論限界は SNR_jitter ≈ -20·log10(2π·f_in·σ_t) で表される。例えば f_in=100 MHz、σ_t=1 ps なら 2π·f_in·σ_t≒6.28×10^-4、ゆえにSNR≒64 dBとなる。高周波入力ほどジッタ起因のSNR劣化が顕著で、低ジッタクロック、短いアパーチャ、位相ノイズの低いPLLが重要である。

設計と低減技術

低ジッタXO/TCXO/OCXOの採用、クリーンな電源（LDO、フェライト＋キャパシタの2段フィルタ）、クロックツリーのバッファ選定、PLLのループ帯域最適化（位相ノイズと追従性のトレードオフ）、ディジッタバッファやリクロッカ、終端と整合、差動ペアの長さ合わせ、帰路の連続性確保、PDN設計（ターゲットインピーダンス、局所デカップリング）、ケーブル/コネクタの反射抑制などを組み合わせる。

評価フロー

要求仕様の定義：TJ(BER)、RJ/DJ配分、UI基準、測定帯域
モデル化：発振器、PLL、ルーティング、CDR、PDNの寄与をブロック別に予算化
実測：TIE解析、アイ/バスタブ、位相ノイズ測定、電源ノイズ同時観測
原因切り分け：周波数相関、スペクトルのスパー、温度/電源感度
是正：レイアウト修正、フィルタ/終端追加、ループ設計見直し、部品置換

規格と試験の観点

テレコムや高速I/O規格はジッタの帯域、重み付け、測定手順を定義する。例えばUI表記、オフセットクロック注入によるJTOL試験、SSC有無条件、外挿BER（例:10^-12）でのTJ評価などである。表記を混在させない（pp/RMS、UI/秒、BER条件）ことがレポート信頼性の基礎である。