サージ吸収｜過渡過電圧を抑える保護技術

2025.09.27

サージ吸収

サージ吸収とは、雷や開閉動作、静電気放電などで瞬間的に発生する過渡的な過電圧・過電流（サージ）を素早く抑制し、機器の絶縁破壊、半導体の劣化、誤動作を防ぐための設計・部品・回路の総称である。対象は直流・交流の電源線、信号線、筐体間の接地系まで広く、素子単体（MOV、TVSダイオード、GDT）から回路手法（RC/RCDスナバ、フライバック抑制）や多段保護構成、レイアウト最適化に及ぶ。

Table Of Contents

サージの発生要因と分類

  • 雷起因：落雷・誘導雷により配電線や通信線に高エネルギのサージが重畳する。
  • 開閉サージ：リレー・スイッチ・電源のオンオフやインダクタ負荷遮断で生じる電圧スパイク。
  • 静電気放電（ESD）：人体・治具からの帯電放電により高速・高電圧のトランジェントが侵入する。
  • 地絡・ノイズ結合：接地インピーダンスや浮遊容量・漏洩インダクタンスを介した結合。

規格と代表波形

評価には国際規格が用いられる。電源線サージは「IEC 61000-4-5」の1.2/50 µs（電圧）・8/20 µs（電流）波形が一般的で、通信・信号インタフェースはより低エネルギ・高速応答が求められる。ESDは「IEC 61000-4-2」に基づき気中放電・接触放電の試験を行う。設計者は実フィールドの源（雷、モータ遮断、スイッチング電源）と規格波形の相関を意識し、想定最大ストレスを上回る耐量で対策を選定する。

主要なサージ吸収素子

MOV（酸化亜鉛バリスタ）

非線形V–I特性で高電圧をクランプする素子。長所はエネルギ吸収量が大きくコストが低い点、短所は漏れ電流や劣化（累積サージでバリスタ電圧が低下）である。選定は定格電源電圧、バリスタ電圧、クランプ電圧、許容サージ電流（8/20 µs）、エネルギ（J）を基準に行う。

TVSダイオード

応答が非常に速く、信号ラインや低電圧電源の保護に適する。ユニダイレクション/バイダイレクション、スタンドオフ電圧、クランプ電圧、ピークパルス電流を波形条件と併せて選ぶ。寄生容量が信号品質に与える影響にも注意する。

GDT（ガス放電管）

放電開始で低インピーダンスとなり大電流サージをバイパスできる。雷サージなど大エネルギに強い一方、点弧遅れや保持電流の観点から単独での高速保護には不向きで、TVSとの多段構成がよく用いられる。

スナバ回路による過渡抑制

RCスナバ

スイッチング素子（MOSFET、IGBT）やトランスの漏れインダクタンスが生むリンギングを抵抗RとコンデンサCで減衰させる。Cは対象ノードの寄生インピーダンスを見ながら決め、Rは臨界減衰付近となるよう実測で最適化する。

RCDスナバ

フライバック電源などのリーケージエネルギをダイオード経由でCへ回収し、Rで熱として消費する。エネルギ近似E = 1/2·Llk·Ipk2から消費電力と許容温度上昇を見積もり、部品定格に余裕をもたせる。

クランプ方式

ツェナーダイオードやTVSでスイッチングノードの電圧を直接クランプする手法。応答が速く波形が素直になる一方、損失集中と定格超過のリスクがあるため熱設計と配置が重要である。

誘導性負荷の遮断対策

  • フリーホイールダイオード：リレー・ソレノイドの逆起電力をバイパスし、トランジスタを保護する。
  • ツェナークランプ：応答を速めつつ復帰時間を短縮したい場合、ダイオード直列のツェナーで高めのクランプを作る。
  • RCスナバ：ACリレーやトライアック駆動で接点アークの抑制に有効。

電源系の多段保護アーキテクチャ

商用電源入力では「一次側：GDTまたは高エネルギMOV」「中間：MOV/ガス＋シリーズインピーダンス」「末端：TVS/低電圧クランプ」の多段を基本とし、L–N、L–PE、N–PE各モードでパスを設ける。シリーズ要素（コモンチョーク、NTC、PTC、ヒューズ）でサージ電流を制限し、残留電圧を末端の耐圧以下に落とす。

部品選定の指針

  • 想定サージ条件：波形（1.2/50、8/20、10/1000 µs等）、回数、ソースインピーダンス。
  • 定格整合：スタンドオフ電圧、クランプ電圧、ピーク電流/エネルギ、動作温度、リーク。
  • 信号品質：寄生容量・インダクタンスが帯域・ジッタ・EMIへ与える影響。
  • 寿命とフェイルモード：MOV劣化の進行、短絡/開放時の安全性（ヒューズ・サーマルリンクの併用）。

実装・レイアウトの要点

保護素子は保護対象とリターン（GND/PE）の最短経路に配置し、ループ面積を最小化する。サージ電流が流れる経路の導体幅・ビア本数を十分に確保し、グラウンドはスター接続や分割で高dv/dtノイズの被害を局所化する。クリアランス/クリーぺージは実使用電圧と汚染度に応じて確保する。

評価とトラブルシューティング

設計段階で等価回路と過渡解析（SPICE）を行い、試作ではサージジェネレータでの印加評価とオシロスコープ観測を行う。プローブの帯域・接地リード長で見かけのオーバーシュートが変わるため、スプリング接地等で測定系のリンギングを抑える。残留電圧、再点弧、素子発熱、動作誤りの有無を定量確認する。

よくある設計不備

  • 規格波形と現場ストレスの不一致により定格不足となる。
  • 素子を遠くに配置し配線インダクタンスでクランプが効かない。
  • 多段保護のインピーダンス整合が不十分で末端に高い残留電圧が到達する。
  • MOVの長期劣化・サーマルランナウェイへの配慮不足。

設計フローの例

  1. フィールド条件の同定：雷地帯・開閉頻度・負荷性質・ESDリスクを把握。
  2. 規格適合の定義：対象規格、試験レベル、合否基準（機能性能クラス）を設定。
  3. 一次選定：ライン側はMOV/GDT、末端はTVS、必要に応じてRC/RCDスナバを追加。
  4. レイアウト最適化：ループ短縮、リターン経路明確化、分流設計。
  5. 評価・改修：波形・温度・EMIを測定し、RやC値、素子定格を追い込む。

ポイントのまとめ（実務要約）

  • 「源に近く、経路を短く、段で受ける」を原則とする。
  • MOVは大エネルギ、TVSは高速小容量、GDTは雷級に強い—特性の棲み分けを守る。
  • スナバは回路常数に依存するため実測最適化が必須。
  • 測定系のリンギングと本質波形を分けて解釈する。

コメント（β版）