ゲート抵抗｜スイッチ速度とEMIを最適化

2025.09.23

ゲート抵抗

ゲート抵抗とは、MOSFETやIGBTなどのスイッチング素子のゲート端子とドライバ間に直列に挿入する抵抗であり、スイッチング速度・ゲート電流・ノイズ（EMI）・リンギング・過渡過電圧を制御するために用いる受動部品である。ドライバ出力インピーダンスや配線寄生成分と合成され、立上がり・立下がり波形（dv/dt, di/dt）を決定づけるため、電源変換器（DC-DC, インバータ, PFC）やモータドライブにおける信頼性と効率の要素となる。

Table Of Contents

役割と基本動作

ゲート抵抗は、ゲート電荷Qg（主にCgs, Cgd）へ流れるパルス電流Igを制限してスイッチング遷移を整形する。近似的に、ターンオン遅延や立上がり時間は t ≈ (Rg_total)×(Cg_eff) に比例し、Ig ≈ (Vdrv−Vg)/(Rg_int+Rg_ext+Rtrace) で与えられる。ここでRg_totalは内部抵抗（素子内蔵Rg_int）、外付けゲート抵抗Rg_ext、配線抵抗等の合計である。Cgd（ミラー容量）によりミラー期間が現れ、dv/dt ≈ Ig/Cgd の関係から、Rgを増やすとdv/dtが低下し、スイッチングは穏やかになる一方でスイッチング損失は増大する。

設計トレードオフ（損失とEMI）

  • EMI/リンギング低減：ゲート抵抗を大きくするとdv/dt・di/dtが下がり、寄生LCによるリンギング抑制や放射・伝導ノイズの低減に寄与する。
  • 効率：Rgが大きいと遷移が遅くなり、Eon/Eoffが増大してスイッチング損失が増える。高効率が要求される場合はできるだけ小さくしたい。
  • 信頼性：過渡過電圧、デバイスSOA逸脱、サージを抑制するために適度なゲート抵抗が必要となる。

ターンオン/ターンオフ分離と回路例

一般にターンオンとターンオフで最適な抵抗値は異なる。ダイオードを用いて片方向にバイパスする「分離ゲート抵抗」を使うと、Turn-ONでは大きめ、Turn-OFFでは小さめ（あるいは逆）の設定が可能である。特にIGBTではターンオフ時の過電圧抑制のために大きめのRg_offを選び、MOSFETではターンオン時のミラー効果による擬似導通抑制のために適切なRg_onを設定する設計が有効である。

ミラー効果と貫通電流防止

ハーフブリッジやフルブリッジでは、ハイサイドスイッチの急峻なdv/dtがローサイドのCgdを介してゲートを押し上げ、意図しない導通（クロスコンダクション）を生むことがある。ゲート抵抗を増やす、ゲートクランプ（ツェナーやTVS）、ミラークランプ、負のゲートバイアス（特にSiC MOSFET）などを併用して対策する。デッドタイム設計と組み合わせ、ミラー期間中のゲート電圧がしきい値を超えないよう管理することが重要である。

並列接続と個別抵抗

MOSFET/IGBTを並列接続する場合、デバイスばらつきや配線不均衡で電流分担が偏る。各デバイスに個別のゲート抵抗を割り当てると、局所的なゲートループを安定化でき、発振・共振を抑えられる。さらにKelvinソース（ソース/エミッタの検出専用リード）を活用し、ゲートループ面積と寄生インダクタンスを最小化する。

レイアウトと寄生成分

実効のRg_totalには配線抵抗・インダクタンス（Lg）が影響する。ゲート配線は短く、対向リターンを密着させ、ドライバとゲートの間に最短・最小ループを構成する。ゲート抵抗はデバイスのゲート端子近傍に配置し、グランドはドライバとデバイス間でスタ−接続を意識する。電源ループのスナバ（RC/RCD）やドレイン−ソース間のスナバと並行して最適化するとリンギングがさらに低減できる。

値の目安と選定手順

  1. デバイスとドライバ仕様を把握：許容ゲート電流、Qg、推奨Rg_int、最大dv/dt、Vgs範囲。
  2. 目標波形を設定：許容EMI、スイッチング損失、オーバシュート、ターンオン/オフ時間。
  3. 初期値の算出：Ig_target ≈ Qg/tspec から Rg_ext ≈ (Vdrv−Vth)/Ig_target − Rg_int − Rtrace を概算。
  4. 実機評価：ダブルパルステストでVds, Id, Vgs, dv/dt, リンギングを観測し、Rg_on/Rg_offとデッドタイムを微調整。

デバイス別の留意点（Si, SiC, GaN）

Si MOSFETは比較的寛容だが、高速デバイスでは小さすぎるゲート抵抗でEMIが悪化しやすい。SiC MOSFETは高dv/dt・高温動作が可能だが、ミラー効果とターンオフ過電圧に敏感で、負バイアスと適切なRg_offが有効である。GaN HEMT（特にドライバ一体型）は狭い最適窓をもつため、推奨ゲート抵抗やドライバ条件（Vgs, ソーススイング）を厳密に踏襲する。

保護と付帯回路

  • ゲートクランプ：Vgsを安全範囲に保持し、ESD/サージからゲート酸化膜を保護。
  • スナバ：ドレイン側の過渡過電圧低減。Rgと協調してオーバシュートを抑える。
  • ソフトターンオフ：短絡時、ゲート抵抗を一時的に増やすか電流源的に引き抜き速度を制御し、過電圧を回避。

測定・評価手法

ダブルパルステストでターンオン/オフの損失、過渡波形、dv/dt、ゲートスパイクを評価する。高帯域プローブと低インダクタンス接地で測定し、ループの自己共振を把握する。Rg値を段階的に変え、Eon/EoffとEMIのトレードオフ曲線を作成すると最適点を見いだしやすい。

よくある誤りと実装上の注意

外付けゲート抵抗のみで解決を図りすぎると、効率が過剰に悪化する。根本原因が配線インダクタンスや帰還経路にある場合、レイアウト・スナバ・デッドタイム・クランプの総合最適化が必要である。また、ドライバのピーク電流限界や連続パワー損失（ゲートチャージの充放電損）も確認する。最後に、並列素子には個別Rgを与え、温度条件での再評価を行うことが望ましい。

コメント（β版）