ウェハレベルCSP
ウェハレベルCSPとは、半導体ウェハ上でパッケージング工程をほぼ完了させる技術の総称である。従来のパッケージ方法では、ダイ切り出し後にリードフレームや樹脂封止を行うが、ウェハレベルCSPではウェハ段階でバンプ形成や保護層構築などの作業を一体化するため、デバイスの小型・薄型化と実装コストの削減が同時に実現できる。本稿では、その背景や利点、実際の製造工程、さらに実装上の課題について概説し、ハイエンドスマートフォンやIoT機器など高密度化が求められる分野で注目される理由を示す。
背景と概要
半導体産業ではムーアの法則に伴うトランジスタ集積度の向上に加え、最終製品側からの更なる省スペース化や軽量化要請が強まってきた。従来のパッケージではダイと基板をワイヤボンディングなどで接続し、その後樹脂で封止する手順が一般的であった。しかし、さらなる小型化を図る上で、ダイサイズにほぼ等しいフットプリントを持つパッケージが望まれた。こうした要求に応える形で、ウェハ段階でパッケージングを完結させるウェハレベルCSP技術が登場し、携帯端末やウェアラブル機器などで急速に普及している。
従来のパッケージ技術との比較
BGA(Ball Grid Array)やQFN(Quad Flat No-leads)などのパッケージ技術は既に広く使われているが、これらはダイの周囲にリード端子やボール端子を配置するため、パッケージ面積がダイサイズを上回るケースが多い。一方、ウェハレベルCSPはダイサイズとほぼ同一のパッケージフットプリントを実現し、はんだバンプによる接続面をウェハ状態で形成する。この違いにより高い集積度と放熱性能が両立し、大型基板に多数のチップを高密度に配置する際のフレキシビリティが大きく向上するという特徴がある。
構造と工程
ウェハレベルCSPは、まずウェハ全面に保護膜や再配線層(RDL: Redistribution Layer)を形成し、外部パッドの位置を最適化する工程から始まる。続いて、はんだバンプの形成や追加の保護層(パッシベーション)を施し、必要に応じてウェハ裏面研削による薄化を行う。その後、ウェハをチップごとに個片化(ダイシング)すると、すでにパッケージングが済んだ状態のダイが得られる。つまり、通常であれば個片化後に行うリードや樹脂封止などのプロセスをウェハ上で一括処理する点が、この技術の最大の特徴である。
実装技術
実装に際してはフリップチップ実装方式が採用されることが多い。基板側のランドにリフローを行い、はんだバンプを加熱・溶融させて接合することで強固な機械的・電気的接続が得られる。ただし、微細バンプの信頼性や基板の実装精度、熱応力の影響など、設計・製造上の考慮事項は多岐にわたる。特に基板変形やはんだクラックなどによる接合不良を防ぐため、支持材の選定やリフロープロファイルの最適化が重要であり、強化リジッド基板やビルドアップ基板などの高精度基板技術も連携して発展している。
メリットとデメリット
ウェハレベルCSPはダイサイズギリギリのフットプリントを実現できることから、同じ基板上に多くのデバイスを配置しやすい。さらには樹脂モールドが不要(あるいは薄層で済む)なため、パッケージ高を低減でき、熱抵抗の低減効果も期待できる。一方で、密集度が高いがゆえに基板設計が困難になるほか、はんだバンプのピッチが極めて狭くなる点がリワークのしにくさにつながる。また、ウェハ段階から専用設備を必要とするため、初期投資が大きくなることも導入の障壁となる。
応用分野
スマートフォンやタブレットといったモバイル機器のSoC(System on a Chip)やメモリなどがウェハレベルCSPの代表的な応用例である。また、IoT分野では、小型センサーや無線モジュールなどに採用され、小型化と低消費電力を両立するデバイス設計が可能となっている。さらに、高速通信インフラやデータセンター向けの高性能プロセッサでも、パッケージ内部の寄生容量やインダクタンスを低減するメリットを活かし、高い信頼性と高密度集積を実現している。用途が拡大するにつれ、新たな材料や加工技術も次々と試みられており、実装技術の重要分野の一つに成長しつつある。
信頼性と品質管理
半導体パッケージの信頼性確保には、熱疲労や湿度・化学物質による浸食、機械的ストレスなどの多角的な試験が必要となる。特に保護膜の完全性やはんだバンプ界面のクラック発生などは、不具合に直結する重要な項目である。ウェハレベルCSPでは、従来のパッケージに比べてボンディングワイヤやリードフレームがなくなる反面、RDLの微細配線や薄膜保護層の品質がデバイス寿命を左右する。そのため、信頼性評価テストと歩留まり向上施策が一体となって、高度な品質管理体制が築かれている。