位相シフトフルブリッジ
位相シフトフルブリッジ（Phase-Shift Full-Bridge, PSFB）は、高圧側に4つのスイッチ（一般にMOSFETやSiC/GaN FET）をHブリッジ構成で配置し、上下アームの駆動波形の位相差を連続的に変化させて出力電力を制御するハードスイッチング緩和型の絶縁型DC-DCコンバータである。ブリッジの漏れインダクタンスや外付けの小インダクタを利用して共振的にスイッチのドレイン電圧を引き下げ、ZVS（Zero-Voltage Switching）でターンオンすることでスイッチング損失とEMIを低減することが可能である。高入出力電力域（数百W〜数kW級）で広く用いられる。
概要と基本構成
位相シフトフルブリッジは、一次側Hブリッジ、絶縁トランス、二次側整流段（ダイオードまたは同期整流）、出力LCフィルタから構成される。制御ICは上下一対のゲート信号に一定のデッドタイムを与えつつ、左右ブリッジ対の位相差を0〜180°相当で連続可変し、実効パルス幅を調整する。一次の電圧は±Vdcを交互に印加し、トランスを介して二次へエネルギーを供給する。
動作原理（位相差制御とエネルギー移送）
左右のブリッジ対（主側・副側）のオン期間の重なり具合が二次に現れる実効電圧を決める。位相差が増えるほど一次の矩形電圧の有効時間が伸び、出力が増加する。スイッチング遷移において、漏れインダクタンスとMOSFETのCossが作る共振を利用してドレイン電圧をゼロ近傍まで自然移行させ、ZVSでターンオンする。これにより高周波化（100〜300 kHz級）や高電力でも高効率が得られる。
ZVS達成条件と寄生要素の活用
ZVSにはスイッチ遷移中に必要なエネルギーが確保されることが条件である。一般に「漏れ/直列インダクタ電流×インダクタンス」がスイッチの出力容量Cossへ十分な充放電エネルギーを供給できる必要がある。負荷が極端に軽いと循環電流が不足してZVSが崩れやすく、デッドタイム最適化、補助インダクタ追加、周波数/位相の適応制御などでZVS領域を拡張する設計が有効である。
設計パラメータ（トランスとインダクタ）
- トランス設計：電圧変比、コア材、磁束密度、リーク最適化。過大な漏れは導通損増加、過小だとZVS余裕不足につながる。
- 直列インダクタ：外付けLrでZVSマージンを調整。過大Lは循環電流損増、過小LはZVS喪失を招く。
- 出力フィルタ：二次側のリップル仕様からLout/Coutを決定。実負荷での過渡応答を確認する。
スイッチングデバイスとゲート駆動
高耐圧Si MOSFETは堅牢で汎用性が高い。高周波・高効率志向ならSiC MOSFET、中〜低耐圧側や高速度ではGaN HEMTが有力である。ゲート駆動はミラー効果と共振遷移を考慮し、ターンオン/オフの抵抗分割、スルーレート制御、適正デッドタイム設定、クランプ/スナバで過渡を抑える。ハイサイド駆動はブートストラップまたは絶縁ドライバを用いる。
整流段と出力フィルタ
二次側はセンタータップ整流または全波ブリッジ整流をとる。高効率化には同期整流（SR）が有効で、二次側MOSFETのターンオン/オフタイミングはトランス電圧・電流位相を踏まえて決定する。CoutのESR/ESLはリップルと過渡応答に直結するため、用途に応じて電解/ポリマー/セラミックを組み合わせる。
制御方式と保護機能
- 制御：電圧モードまたは電流モード。前段PFCと組み合わせる場合、外乱（整流リップル）を抑える補償設計が重要。
- 補償：位相余裕/ゲイン余裕を確保し、軽負荷から全負荷まで安定化。
- 保護：過電流/過電圧/過熱/ソフトスタート/短絡保護。ZVS喪失検出や周波数フォールバックも有効。
効率・EMI対策と軽負荷課題
ZVSでターンオン損失を抑えられる一方、循環電流による導通損が増える傾向がある。レイアウトでループ面積を最小化し、寄生L/Cを制御してdv/dt・di/dtを適正化する。軽負荷時はZVS余裕が減少し、スイッチング損とEMIが増えやすい。スキップ/バースト、周波数可変、デッドタイム自動調整で効率とEMIを両立させる。
代表的な用途と定格レンジ
位相シフトフルブリッジは、サーバ/通信機器用電源、産業用電源、EV補機、医療・計測装置などの1〜5 kW級で広く採用される。一次400 V系（PFC後）から12 V/24 V/48 Vなどの低電圧大電流出力まで対応できる。ZVSの利点により高周波化が進み、磁性部品の小型化にも寄与する。
設計時のチェックリスト
- 目標効率とスイッチング周波数の整合（ZVS余裕、磁性損、整流損のバランス）。
- デバイス選定（耐圧・Rds(on)・Coss・ボディダイオード特性、SiC/GaNの適用判断）。
- トランス漏れインダクタンスと外付けLrの最適化、ZVS境界の解析。
- SRタイミング、逆流防止、デッドタイム最適化。
- 補償設計と過渡応答（ステップ負荷、ライン変動）。
- 熱設計（ヒートシンク/スプレッダ/エアフロー、温度上昇マージン）。
- EMI対策（コモン/ディファレンシャルフィルタ、スナバ、レイアウト）。
実装上のレイアウト指針
一次ブリッジ〜トランス〜二次整流の高di/dtループを最短化し、帰路を重ね合わせて面積を縮小する。ゲートドライブのリターンは電力ループと分離し、ゲート・ソース間の局所ループを形成する。センスラインはツイスト/ペア配線でノイズを回避し、シールドやスプリットグラウンドでスイッチングノードの高速dv/dtの影響を抑える。
モデル化と検証
小信号モデルと時間領域のスイッチングモデルを併用し、ZVS遷移、循環電流、SR同期条件を含めた実機波形で検証する。プロトタイプ段階で熱・効率・EMI・過渡応答を同時に計測し、デッドタイム・Lr・補償の三者を反復調整すると立ち上がりが速い。
要点のまとめ箇条
- 位相シフトフルブリッジは位相差で出力を制御し、漏れLとCossでZVSターンオンを実現する。
- 軽負荷でZVSが崩れやすく、デッドタイム最適化や可変周波数・スキップが有効。
- 磁性・直列L・SR・補償・熱・EMIを総合最適化することでkW級で高効率・高電力密度が得られる。
コメント（β版）