ゲートドライバ
ゲートドライバは、パワー半導体（MOSFETやIGBT、SiC・GaNデバイス）のゲートを高速かつ安全に駆動するためのインターフェース回路である。ロジック信号（3.3〜5 V）を電力段に適した電圧・電流に変換し、ターンオン／ターンオフの過渡応答を制御する。典型的には大電流パルス（数A〜数十A）を短時間供給し、ゲート電荷Qgを迅速に充放電することでスイッチング損失を低減する。またUVLO、デッドタイム生成、ミラークランプ、フォールト保護（過電流・短絡・過温）などの機能を備え、電源（DC/DC、インバータ、PFC、モータドライブ）での信頼性と効率を確保する。
基本動作と設計指標
ゲートドライバの設計では、ゲート電荷Qg、駆動電圧Vg、スイッチング周波数f、立上がり・立下り時間tr/tfが主要指標となる。必要なピーク駆動電流はおおむね I≈Qg/tr で見積もれ、ドライバの出力段オン抵抗や電源インピーダンスが応答を左右する。ドライバ消費電力の一近似は P≈Qg×Vg×f であり、高f・大Qgではドライバ自身の発熱設計が重要である。伝播遅延（propagation delay）とチャンネル間マッチングは、ハーフブリッジやフルブリッジのデッドタイム最適化に直結する。
ハイサイド／ローサイド駆動
ブリッジ構成では、ローサイドはグラウンド基準、ハイサイドはスイッチングノード基準で動作する。ハイサイド用ゲートドライバは、ブートストラップ方式（ダイオード＋コンデンサ）か独立絶縁電源でゲート駆動電圧を生成する。高dV/dt環境ではCMTI（Common-Mode Transient Immunity）性能が不可欠で、数十〜数百kV/µs級でも誤動作しないアイソレータ（デジタルアイソレータやフォトカプラ、トランス結合）が用いられる。
保護機能と安全動作
ゲートドライバはUVLO（アンダーボルテージロックアウト）で不完全駆動を防止し、IGBTではデサチュレーション検出（Vce上昇）により短絡フォールトを高速検出する。短絡時のソフトターンオフ、2レベルターンオフ、ミラークランプによるゲート再帰導通の抑制は、デバイス破壊と過電圧のトレードオフを最適化する。過温検出（TSD）やフォールトラッチ、フェイルセーフ出力も産業用途で重視される。
ミラー効果とゲート抵抗
ターンオフ中のドレイン／コレクタ電圧変化がゲートに帰還するミラー効果は、意図せぬ再導通を引き起こす。これに対し、ミラークランプ内蔵ゲートドライバや、ターンオン抵抗Rg_onとターンオフ抵抗Rg_offの分離、負のゲートバイアス（例：−2〜−5 V）などで対策する。Rgの選定はスイッチング損失・EMIと過渡サージ・リンギングの折衷であり、デバイスのQg、寄生L・C、ターンオン／オフのdI/dt・dV/dt目標に基づき実測で詰める。
Si、SiC、GaNの違い
SiC MOSFETは高耐圧・高温・高dV/dtに強いが、ゲートしきい値のばらつきとミラー電荷への配慮が必要で、0〜18 V駆動や負バイアス運用が一般的である。GaN（e-mode）は低Qgで超高速だが、許容Vgsが低く、クランプ精度・レイアウト・ドライバ出力段のリンギング管理が重要になる。Si IGBTではデサチュ検出とソフトターンオフが鍵で、Vce(sat)特性とスイッチングテール電流の扱いが設計要点となる。
レイアウトと接地
ゲートループの寄生インダクタンス最小化が最優先である。ドライバ出力とデバイスゲート間は最短・平行配線、ゲートリターンはソース・エミッタのKelvinリードを用い、パワー経路と分離する。デカップリングはドライバ電源ピン直近に低ESR/ESLで配置し、スニバ（RC・RCD）やフェライトビーズ、ダンピング抵抗でリンギングを抑える。グランドはスター接続とプレーン併用で、センシング系とパワーグランドを適切に分離する。
デッドタイムと同期整流
ブリッジでは上下素子の同時導通（貫通電流）を避けるためデッドタイムを設定する。短すぎれば貫通、長すぎればボディダイオード通電や順方向電圧で損失増となるため、温度・ばらつき・伝播遅延を含めたマージン設計が必要である。同期整流ではターンオフ遅延とドレイン電圧遷移の整合が重要で、必要に応じて出力クランプや遅延調整機能を備えたゲートドライバを用いる。
アイソレーション戦略
システム安全規格に応じて強化絶縁や機能絶縁が求められ、フォトカプラ、デジタルアイソレータ、ゲートドライバ内蔵絶縁などを選択する。絶縁耐圧、沿面・空間距離、パルス波形忠実度、CMTI、伝播遅延、経年劣化（LED劣化など）を比較し、EMC要件に合わせてコモンモードフィルタやシールドパターンを併用する。
電源とブートストラップ
ブートストラップ方式ではデューティ比・周波数・リークによりハイサイド供給電圧が低下し得る。ブートストラップダイオードの逆回復やESR、C・Rの定数、起動時の事前充電手順を検討する。高デューティや低周波、連続オンが多い用途では独立絶縁電源を推奨し、UVLOしきい値とリップル電圧を考慮してゲートドライバの安定動作を確保する。
EMI/EMCと波形整形
スルーレート制御（ゲート抵抗・スナバ・ミラークランプ）、レイアウト最適化、シャーシ接続の工夫で伝導／放射ノイズを抑える。デバイス許容の範囲でdV/dt・dI/dtを抑制すればEMI低減に寄与するが、損失増とのバランスを取る。ドライバの出力ステージが可変ゲート電流やスルーレート制御機能を持つ場合、試験結果に基づき段階的に調整する。
評価指標と実測
実機評価では、ターンオン／オフ波形、スイッチング損失、CMTI耐性、ゲート過渡（オーバーシュート／アンダーシュート）、過電流応答、熱特性を確認する。高帯域プローブ、電流プローブ、差動プローブを用い、寄生素子の影響を含むBode解析やSPICEシミュレーションで設計と実測を往復させる。安全マージンは温度・ロット・電源変動を含めて確保する。
代表的な回路実装のポイント
- ゲートしきい値とVgs定格を厳守し、クランプ（ツェナー）を適所に配置する。
- Rg_on/Rg_off分離とダンピングでオーバーシュートとリンギングを抑える。
- Kelvinソース返却と短いループでdV/dtノイズの注入を低減する。
- フォールト時はソフトターンオフや2段階ターンオフでサージ抑制。
- ハイサイドはCMTI要件に見合うアイソレーションを選定する。
用語と関連概念
本項で扱ったゲートドライバは、ブリッジ、デッドタイム、ミラー効果、CMTI、UVLO、ブートストラップ、デサチュレーション、ミラークランプ、Kelvin接続などの概念と密接に関係する。電源設計ではPWM制御、スイッチング周波数、同期整流、スナバ回路、EMC対策、熱設計、信頼性解析（MTBF）と一体で最適化することが重要である。
コメント（β版）