PLL｜基準信号で発振を同期・周波数合成

PLL

PLL（Phase Locked Loop）は、基準信号と位相を同期させて出力周波数や位相を制御する閉ループ制御回路である。位相検出器、チャージポンプ、ループフィルタ、VCO/DCO、分周器から成り、通信、クロック生成、周波数合成、ジッタ低減など広範に用いられる。基準の安定度を高周波へ拡張し、目的周波数に合成する点が要諦である。

Table Of Contents

基本原理

PLLは基準信号と出力信号の位相差を検出し、その誤差信号をループフィルタで整形し、VCOの制御電圧（またはDCOの制御コード）に反映して位相差をゼロへ収束させる。整数分周型では出力周波数はfout=N×fref、分数分周型では瞬時分周比を変調して平均として目的比を実現する。ループは線形近似で「タイプ2・2次」や「タイプ2・3次」として設計され、帯域幅と位相余裕を確保して安定性と収束速度を両立する。

主要構成要素

位相周波数検出器（PFD）とチャージポンプ（CP）：位相・周波数差を電流パルスに変換
ループフィルタ：RCまたはアクティブ型でゼロ・極を配置し閉ループ特性を整える
VCO/DCO：制御量に対し周波数感度Kvcoで発振周波数が変化
分周器：整数Nまたは分数N（ΣΔ変調器付）でフィードバック比を設定
リファレンス：水晶やTCXO等の低位相雑音源

補足：デジタル化

オールデジタルPLL（ADPLL）は時間‐デジタル変換器（TDC）で位相差を量子化し、デジタルループフィルタで制御する。微細化に適し、キャリブレーションや周波数ホッピングが容易である。

動作モードと応用

周波数合成（CPUクロック、無線LO）、クロックデータリカバリ（CDR）、クロックディストリビューションのジッタクリーン、拡散スペクトラム（SSCG）などで用いられる。分数NPLLは微細な周波数ステップと広帯域ロックを提供し、整数Nはスプリアスが少ない構成になりやすい。

設計指針（周波数領域）

帯域幅BWを基準周波数の1/10〜1/3程度に設定し、基準ノイズ・VCOノイズの分担を最適化
位相余裕45–70°を目標にBode設計してリンギングとオーバーシュートを抑制
CP電流、Kvco、分周比N、フィルタ素子からループゲインを算出し、ゼロ配置で1/ω特性を補償
電源リップルとライン感度を見積り、PSRRとデカップリングを確保

補足：離散時間効果

PFDはサンプリング系であるためエイリアシングや量子化雑音を考慮する。ADPLLではz領域設計で極・零配置を行い、TDC量子化雑音の成形を検討する。

性能指標

ロックレンジ／キャプチャレンジ：追従可能範囲と引き込み可能範囲
ロック時間：ステップ応答の収束時間
位相雑音／ジッタ：dBc/Hzスペクトルと時間揺らぎ
スプリアス（リファレンススパー、分数Nスパー）：PFDデッドゾーン、CPミスマッチ、漏れ、ΣΔの高調波で発生
周波数精度・温度係数：基準源とKvcoの温度依存で決まる

補足：ノイズ源

VCOの1/f^3・1/f^2雑音、リファレンスのホワイト雑音、PFD/CPのショット雑音、TDC量子化雑音などが閉ループで整形される。帯域内はリファレンス優勢、帯域外はVCO優勢となるのが一般的である。

よくある課題と対策

リファレンススパー：PFDデッドゾーン低減、CP電流マッチング、ループフィルタのリーク低減
分数スパー：ΣΔ次数を上げノイズシェーピング、分数分周器の帰還補償、ランダマイズ
サプライノイズ結合：LDO/フィルタ採用、レイアウトでVCOアイソレーション
起動不安定：位相余裕確保、ループゲインの温度・工程ばらつき検証
KVCO非線形：キャリブレーションテーブルやレンジ分割で線形化

実装上の要点（アナログ/ミックスドシグナル）

レイアウトではVCOコアとループフィルタをアナロググラウンドで囲い、デジタルクロックのカップリングを抑える。CPの帰還経路は最短でミスマッチを低減し、ループフィルタのポリカップはリークと電圧係数に注意する。基準配線は低位相雑音を保つため差動やシールドで扱う。測定では位相雑音、ジッタ、スプリアス、ロック時間を評価し、温度・電源・負荷掃引で余裕度を確認する。

補足：CDRへの展開

データ復調のCDRはPLL派生であり、エッジ抽出と位相誤差生成が非周期基準に対して行われる。ラインコードやイコライザと組み合わせてエラー率を目標内に収める。

分数NとΣΔ変調

分数NPLLは分周比を時変にして平均比を実現する。ΣΔ変調器で量子化雑音を高周波へ追いやり、ループで帯域外へ逃がす。高分解能の周波数設定と高速ロックが可能だが、調波との相互変調やトーン生成を抑える設計が鍵となる。

設計フローの例

仕様決定：fout範囲、ステップ、ジッタ、スプリアス、ロック時間
アーキ選定：整数N/分数N、VCO/DCO、PFD周波数、基準源
ループ合成：BW・位相余裕・ゼロ配置の最適化、ノイズバジェット配分
トランジスタレベル検証：PVTばらつき、モデリング更新
シリコン評価：キャリブレーション、量産ばらつき管理

補足：拡張機能

周波数ホッピング、オートキャリブレーション、位相アライメント、デュアルループ（ジッタクリーナ＋合成器）などの拡張でシステム適用範囲が広がる。