LLC共振コンバータ
LLC共振コンバータは、一次側の漏れインダクタンス(Lr)と共振コンデンサ(Cr)、およびトランスの励磁インダクタンス(Lm)の三要素で形成される“二重インダクタ・一コンデンサ”の共振タンクを用いる電源トポロジである。半橋または全橋のスイッチングでタンクを励振し、周波数制御により出力を安定化する。主目的はゼロ電圧スイッチング(ZVS)を広い負荷範囲で実現し、スイッチング損失とEMIを低減することで高効率・高電力密度を達成する点にある。
動作原理
LLC共振コンバータは、共振周波数付近でタンクのインピーダンスが変化する性質を利用して、一次電流の位相を制御する。共振周波数fr=1/(2π√(LrCr))を基準に、fr未満ではタンクは主に誘導性を示し一次電流が電圧に対して進み、MOSFETのドレイン・ソース電圧が自然にゼロへ放電されるためZVSでターンオンできる。fr超過では容量性となりZVSが失われやすいので通常は避ける。Lmは低周波成分をバッファし、軽負荷時の電流を抑える役割をもつ。
主要素子とパラメータ
タンクはLr・Cr・Lmで定義され、変圧器の巻数比nと出力整流方式(同期整流またはダイオード)により等価負荷抵抗Racが一次側へ反映される。設計ではk=Lm/Lr(典型3〜8)、Q=Rac/(ωrLr)(0.4〜0.8程度)を指標に、必要なゲイン特性M(Fn,Q,k)を満たすよう選定する。ここでFn=fs/frであり、周波数可変レンジはおおむね0.6〜1.2倍程度に収めると磁性体損失と制御容易性のバランスがよい。
共振ゲインの勘所
- 定格点はFn≲1で選ぶとZVSマージンが得やすい
- 過負荷・低ライン点はFnを下げてゲインを稼ぐ
- 軽負荷・高ライン点はFnを上げて過電圧を回避
ソフトスイッチング機構
一次側ZVSは、前サイクルのボディダイオード伝導でスイッチ端子電圧が自然降下する「エネルギー支援」により成立する。誘導性動作時はMOSFETの出力容量Cossがタンク電流で放電されるため、スイッチング損失とdv/dtノイズが大幅に低減する。二次側は整流ダイオードでもよいが、出力電圧が低い・電流が大きい用途では同期整流(SR)により導通損失を抑え、総合効率を数ポイント向上できる。
設計フロー(実務向け)
- 仕様定義:Vin範囲、Vout/Iout、効率目標、絶縁要件、許容周波数レンジを整理
- トポロジ選択:半橋LLC(中〜高出力の主流)か全橋LLC(高出力向け)を決める
- 定格点設定:最悪条件(低Vin・高負荷)と無負荷近傍の二点でFnレンジを暫定決定
- Lr/Cr選定:frとQからタンク定数を決め、Crは高周波特性とリップル電流定格で選ぶ
- Lm設定:k値を目標に励磁インダクタンスを調整し、軽負荷の電流過多を防ぐ
- 変圧器:コア材(フェライト系)、ギャップ、巻線レイアウトで漏れLを制御
- 整流段:電圧域に応じて同期整流デバイスやダイオード種別(UF/ショットキ)を決定
- 制御IC:周波数変調(PFM)範囲、ソフトスタート、保護(OVP/UVP/OCP/OTP/短絡)を確認
実用式と目安
- fr=1/(2π√(LrCr)) は基本。設計後は実測Lr,Crで再計算して誤差を補正
- 一次RMS電流はゲインとFnに強く依存。熱設計余裕を10〜20%確保
- kが大きいほど軽負荷損失は減るが、過負荷時のゲイン確保が難しくなる
制御方式と軽負荷対策
周波数可変型PFMが標準である。軽負荷ではFnが上がり容量性領域へ入りやすいため、デッドタイム最適化と周波数上限クランプを用いる。スタンバイ目標に応じ、バーストモード(スキップ動作)や二次側レギュレーションの組合せで損失を抑える。出力過渡では、周波数スルーレート制限とソフトスタートを適切に設定し、リンギングや過電圧を防止する。
磁気・レイアウトの要点
変圧器は漏れインダクタンスをLrに計画的に割り当てる思想が重要である。巻線は一次・二次の重ね方で漏れ量が変化するため、ターン配置と層間絶縁を両立させる。スイッチングループと整流ループは最短・最小ループ面積で配置し、帰還ループはノイズ源から距離を置く。スナバやRCダンパで残留リンギングを整え、EMIフィルタは差動・コモン双方に配慮する。
長所・短所
- 長所:広範囲ZVS、トランス絶縁で安全性良好、高効率(ピーク95%級も可能)、高電力密度、放熱器の小型化
- 短所:設計自由度が高く最適化が難しい、モデルと実機の乖離吸収に実測反復が必要、軽負荷で容量性に傾きやすい
代表用途と実装注意
LLC共振コンバータはサーバ用PSU、アダプタ、TV/ディスプレイ電源、産業機器、LEDドライバなどに広く採用される。実装では高dv/dtノード(ハーフブリッジのスイッチングノード、整流アノード)周辺の寄生容量管理が鍵である。熱はコア損・銅損・スイッチ損のバランスで支配されるため、空冷/伝熱パスと銅箔面積、ビアサーマルの併用で温度上昇を抑える。
実測と検証
初回評価では、周波数スイープでM-Fn曲線を取得し、狙いのQとkでZVSマージンを確認する。電流波形の歪みや整流リップルの高調波は、出力キャパシタのESR/ESLと整流デバイスのリカバリ特性に左右される。EMIはCISPRクラスに合わせてラインインピーダンス安定化回路(LISN)で測定し、必要に応じてコモン/差動チョークやYコンデンサの定数を見直す。
トラブル対処のヒント
- 容量性領域の侵入:周波数上限を引き下げ、デッドタイムとゲート抵抗を再最適化
- 過熱:コア材変更、巻線の並列化、スイッチRds(on)低減、整流のSR化
- バズ音:磁束密度のピーク低減、固定周波近傍での運転回避、含浸やギャップ見直し