Bi-CMOS
半導体集積回路の分野において、Bi-CMOSはバイポーラトランジスタとCMOS（Complementary Metal-Oxide-Semiconductor）の両技術を同一基板上に組み合わせた手法である。バイポーラトランジスタの高い電流駆動能力やアナログ特性と、CMOSの低消費電力や高集積度を同時に実現できる点が特徴的といえる。高周波領域での応答速度が求められるアナログ回路と、論理ゲートが多数組み込まれるデジタル回路の双方を効率よく混載することが可能であるため、無線通信機器や高性能プロセッサなど、多岐にわたる電子システムに応用されている。
歴史
半導体産業の黎明期にはバイポーラ素子が主流であったが、低消費電力を実現するCMOS技術が確立されたことで、両者の利点を合わせ持つ集積回路へのニーズが高まっていった。1980年代以降、高度な微細加工技術の発展によってバイポーラ素子とCMOS素子を同一ウェハーに搭載する手法が開発され、Bi-CMOSが実現した。これにより、高速性と省電力を両立した複雑なICが製造可能になり、多くの電子機器に組み込まれるようになっていった。
構造と特徴
Bi-CMOSではCMOSのp型とn型MOSトランジスタが備える論理機能に加えて、バイポーラトランジスタの高ゲインや高速動作が得られる構造をもつ。この構造を実現するために、バイポーラ用のエミッタ・ベース・コレクタ領域を形成しつつ、CMOS用のソース・ゲート・ドレイン領域を同じシリコン基板上に作り込む工程が必要である。結果として、アナログ回路用の増幅段とデジタル回路用の制御ロジックを効率よく集約できるため、半導体デバイスの高集積化や高性能化に寄与すると考えられている。
用途と応用例
高周波アナログ回路を多用する通信デバイスなどでは、バイポーラの優れたアナログ特性が重要視される。一方、大規模集積が必要な論理回路にはCMOSの特性が向いているため、両者を同一チップ上に配置できるBi-CMOSは無線通信機器や高速インターフェイス回路、トランジスタアレイを用いた各種アナログ-デジタル混載システムなどに積極的に活用されている。また、高精度のオペアンプやパワーアンプなど、アナログ強度が求められる分野でも採用が進むと予想されている。
設計上の課題
素子構造が複雑化するため、製造工程も必然的に増え、コスト面や歩留まり向上の課題が生じる。さらに、MOSトランジスタとバイポーラトランジスタの両方を同時に高性能化するには、それぞれに適したドーピングプロファイルや層構造の管理が必要となる。加えて、混載技術ならではのレイアウト設計の難しさもある。バイポーラ素子の高速性を引き出しながらCMOSの配線密度を保つため、回路設計者は熱設計や寄生成分などの詳細な検討を行う必要がある。
混載技術の展望
Bi-CMOSは将来的にも、高速・高精度アナログ回路と巨大規模のデジタル回路を一体化するアプリケーションで選択肢となり得る。特に、5Gや6Gといった次世代通信分野や、ミリ波・テラヘルツ帯を利用する高周波技術では、バイポーラの高周波特性が活きるケースが増加すると考えられている。一方で、微細化競争が進むCMOS分野の進歩も目覚ましく、素子の高集積化や省電力化が高い水準で実装されている。この二つの要素を同時に高めるBi-CMOS技術の重要性は今後も続くといえる。