位相雑音
位相雑音とは、発振器やクロック源の理想的な等間隔位相からの微小ゆらぎであり、周波数オフセットに対する電力密度としてdBc/Hzで表す指標である。周波数領域では搬送波の両側に広がるサイドバンドとして観測され、時間領域では周期ゆらぎ（ジッタ）として現れる。通信、計測、レーダ、AD/DA変換、PLL設計など広範な分野でシステム性能を左右するため、位相雑音の発生メカニズム、測定法、低減手法を体系的に理解することが重要である。
定義と物理的起源
位相雑音は、発振回路の能動素子の熱雑音や1/f雑音、共振器の損失、電源/基板由来の擾乱が位相へ変換されたものである。理想搬送波に対し微小位相変調が加わるとサイドバンドが生じ、オフセット周波数fの関数L(f)として定義される。低オフセットでは1/f^3や1/f^2に近い勾配、高オフセットでは白色雑音に支配されフラットに近づくのが一般的である。
表記・単位と読み方
- dBc/Hzは搬送波電力に対する1 Hz帯域幅あたりの相対電力を示す。
- “オフセット1 kHzで−100 dBc/Hz”のように、基準周波数からの離れと値をペアで読む。
- データシートでは“integrated phase noise（位相ゆらぎの帯域積分）”や“RMS jitter”も併記されることがある。
ジッタとの関係
時間領域のRMSジッタσtは、角周波数基準ω0=2πf0に対し、位相雑音スペクトルSϕ(f)の所定帯域(BW)積分とおおむねσt≈(1/ω0)√∫BWSϕ(f)dfで関係づけられる。実務ではL(f)とSϕ(f)の換算係数を用いて積分し、アプリケーション要求帯域（例：12 kHz–20 MHz）で評価する。ゆえに位相雑音低減はそのままジッタ低減につながる。
測定方法の要点
- スペクトラムアナライザまたは位相雑音アナライザを用い、基準源と相互相関でフロアを下げる。
- 分解能帯域幅(RBW)、ビデオ帯域幅(VBW)、オフセット掃引、平均化条件を明示する。
- 出力レベル過大はAM変調成分やミキサ歪みを招くため、適切なアッテネータ/プリアンプを選ぶ。
- 測定系のノイズフロアを事前に確認し、デバイスの位相雑音が十分上回る条件を整える。
PLL/VCOでの振る舞い
PLLではループ帯域内で基準クロックの位相雑音が優勢になり、帯域外ではVCO起源が支配的になる。ループフィルタ次数と帯域設定は、近傍ノイズの抑圧と遠方ノイズの逃がしのトレードオフを決める。逓倍はL(f)を20·log10Nだけ悪化させるため（N逓倍）、高周波化はノイズ面で不利になりやすい。VCOのQ向上、バラクタの直線性、バッファの低雑音化が鍵である。
主な劣化要因
- デバイス雑音：白色（熱）、1/f（フリッカ）雑音のPM/FM変換。
- 共振器Qの不足：エネルギー蓄積が小さく、位相が乱れやすい。
- 電源・基板：レギュレータのPSRR不足、グラウンドループ、電源リップルが位相雑音へ混入。
- 機械・環境：マイクロフォニック、温度・振動による共振条件の変動。
低減設計の実務指針
- 高Q共振器（例えばSAW/LCの選定と実装最適化）で近傍ノイズを抑制する。
- 電源分離：LDO/フェライト/デカップリングを段階配置し、PLL/VCO専用レールを確保する。
- レイアウト：帰還ループ最短化、シールド、差動配線、アナログ/デジタル分離。
- ループ設計：帯域・位相余裕の最適化、過度な逓倍回避、必要帯域のみの統合評価。
- 温度管理：筐体・放熱で素子パラメータの変動を緩和する。
システムへの影響例
無線通信では位相雑音の近接リークが隣接チャネル漏洩を増やし、EVMやBERを悪化させる。レーダではレンジ/速度分解能やクロータリング耐性が低下し、計測系では周波数カウンタの短期安定度や分解能が制限される。高速ADコンバータではクロックジッタがSNR・SFDRを劣化させ、広帯域変調器ではコンステレーションが拡散する。
モデル化の考え方
位相雑音は、白色PM、白色FM、フリッカPM、フリッカFMなどの加算モデルで近似できる。勾配が−20 dB/dec, −30 dB/decの区間を分割して回帰し、原因特定と対策優先度を整理する。設計段階では、データシートのL(f)曲線を帯域統合して許容ジッタに落とし込み、クロックツリー全体のノイズ予算に反映するのが実務的である。
実装上の補足
- 同軸・ソース/ロードの整合不良はAM-PM変換を増やすため、終端とケーブル取り回しに注意する。
- 基準源共有時は分配アンプのアイソレーションで逆注入を抑制し、位相雑音の増幅を避ける。
- 温調（OCXO/TCXO）は低周波オフセットの安定化に有効だが、電源・筐体設計と併用して効果を最大化する。
コメント（β版）