デプレッション型FET｜初期からチャネルを持つFET構造

2024.12.31

デプレッション型FET

デプレッション型FETとは、通常オフ状態のエンハンスメント型FETとは異なり、ゲートに電圧を加えない状態でもある程度チャネルが形成され、電流が流れるタイプの電界効果トランジスタである。MOSFETやJFETなどさまざまな構造において採用されることがあり、デジタル回路やアナログ回路の設計に独自の利点を提供する。本稿では、その基本構造や動作原理、種類、研究の歴史、応用事例、そして設計上の課題を概説し、デプレッション型FETの重要性を示すものである

Table Of Contents

基本構造

デプレッション型FETの構造は基本的にエンハンスメント型FETと同様であり、ソース・ドレイン・ゲートの3端子を持つ半導体デバイスである。ただし、チャネル形成の初期状態が異なる点が特徴的である。エンハンスメント型では、ゲートにしきい値以上の電圧を加えることで新たにチャネルが形成されるが、デプレッション型FETでは初めからチャネルが存在し、逆にゲート電圧を加えることでチャネルを狭める動作となる。このため、通常動作時のオフ状態を得るにはゲートに負電圧(または特定のバイアス)を印加する必要がある。JFETの場合はゲート領域にPN接合を用いてチャネルを制御し、MOSFETの場合はゲート酸化膜下のチャネルを制御するが、いずれもデプレッション(チャネルを抑圧する)という名称が示す通り、もともと通りやすいチャネルを絞ることで制御を行う仕組みとなっている

動作原理

電流経路を制御するという点ではエンハンスメント型と同じく電界効果を利用するが、デプレッション型FETではゲート電圧の極性が逆方向に働く場合が多い。具体的には、ゲートがソースよりも負電位に振られると、チャネル領域のキャリア濃度が低下し、電流の流れが制限される。逆にゲート電圧を高く(またはソース電位付近に)設定すればチャネルは開放的になり、大きな電流が流れる。この特性はバイアスや回路設計次第でアナログ要素の制御に適用しやすく、線形領域での動作特性を活用して増幅器や可変抵抗として利用できる場合もある。また、デバイスの安全動作領域(最大ドレイン電圧やゲート電圧など)の制約を踏まえながら設計を行うことで、低電力動作や高信頼性を実現しやすい利点がある

種類

デプレッション型FETには、接合型FET(JFET)やMOSFETなど複数の実装形態が存在する。JFETはゲートとチャネルの間にPN接合を設け、ゲート電圧によって接合の空乏層を変化させることでチャネル幅を調整する仕組みが一般的である。NチャネルJFETの例を挙げれば、通常はゲート-ソース間電圧が0Vでもチャネルは開いており、ゲートに負電圧をかけると空乏層が広がって電流が抑制される。一方、MOS型においてはゲート絶縁膜を介してチャネルを直接電界制御するため、リーク電流が小さく、高入力インピーダンスを得やすい利点がある。これらの基本的なアーキテクチャの違いによって、動作電圧や周波数特性、ノイズ特性、さらには製造コストやパッケージングの容易さなど、多方面にわたる差異が生じるのである

研究の歴史

初期の半導体トランジスタ研究では、接合型FETの構造が既に検討されており、その一部がデプレッション型FETとして実現される形となった。1950年代から1960年代にかけて、真空管の代替としてトランジスタが急速に普及し、FETの高入力インピーダンスや直線性といった利点に注目が集まったのである。その後、MOS技術の発展により絶縁ゲート型のFETが主流となり、エンハンスメント型が多くのロジックICに採用されるようになった。しかし、アナログ回路や特殊な用途ではデプレッション型構造が求められる場合もあり、特に高周波領域や低ノイズ応用などで研究が続けられてきた。今日では、実際の商用ICにもデプレッション型要素が部分的に組み込まれ、ハイブリッド構成でより複雑な機能を実装している例も存在する

応用事例

デプレッション型FETは、アナログ回路のバイアス制御や可変抵抗として活用されることがある。たとえばミキサー回路やフィルタ回路、アッテネータなどのRF(高周波)分野では、ゲートバイアスによってチャネル抵抗を連続的に変化させる機能を利用することで、周波数選択や増幅度調整を柔軟に行える。さらに、空乏層の広がりを利用して精密な電流制御を実現できるため、アナログ計測装置において微小電流の増幅にも利用される事例がある。また、バッテリ駆動の小型デバイスや極低電圧動作が必要なセンサー回路などでも、デプレッション型FETの低消費電力特性や静的動作時のオフ制御を組み合わせて効率的な電力マネジメントを行っている

設計上の課題

優れた特性を持つデプレッション型FETであっても、設計上の課題は少なくない。まず、通常オン状態であるため、回路全体の電源設計においてゲートのバイアス電圧をどう確保するかが重要となる。負電源を用意する必要がある場合にはコストや基板スペースが増大することもある。また、エンハンスメント型と比べて動特性がやや劣るケースもあり、高速スイッチングを重視する用途では最適なトレードオフを考慮しなければならない。さらに、MOS型デプレッションFETでは酸化膜の信頼性や閾値電圧のばらつきなど、製造プロセス起因の課題が顕在化しやすい。しかし、回路レベルで細やかな調整を施すことで、アナログ回路における高精度の電圧制御や低ノイズ化が達成できる可能性も高く、その用途は将来的にも拡大が期待されるといえる

コメント（β版）