KGD
KGD（Known Good Die）とは、半導体ウエハ上で個々に形成されたダイの品質を事前に保証し、パッケージング前に不良を排除しておく概念である。歩留まり改善やコスト最適化を狙い、各種テスト工程によって機能や電気的特性を確認したうえで、問題のないダイのみを出荷対象とする仕組みとして知られている。高集積化と微細化が進む半導体産業において、生産性と信頼性を両立させるために欠かせない要素として注目されており、高性能メモリやASICなど多品種・大量生産の現場で広く導入が進んでいる。
概要
KGDの考え方は、ウエハレベルで不良ダイを排除し、良品のみを先行確定しておく点に特徴がある。パッケージング工程は物理的な封止やリードフレームの取り付けなど、複数のステップを含むためコストがかかるが、もしダイ自体が不良であればパッケージング後に故障が発覚する恐れが高い。そこで未封止の状態で動作テストを行い、合格したダイだけを後工程へ進めることで、歩留まり向上と開発期間の短縮を同時に実現できる利点がある。
必要性
半導体産業ではプロセス微細化の進展と回路設計の複雑化により、不良発生要因が多岐にわたるようになっている。特にエッジケースとなる動作周波数や電源電圧域での検証を怠ると、生産後に不具合が表面化して大規模なリコールや信頼性低下を招くリスクがある。KGDを導入することで、後続工程やユーザー現場でのトラブルを未然に防ぎ、良品のみがサプライチェーンに乗るよう制御できる点が、企業の競争力を高める重要な手段とされている。
製造工程における位置づけ
ウエハ製造後、各ダイに対してプローブテストなどの電気検査を実施し、合否判定が下された段階でKGDの概念が成立する。大量生産を前提としたファウンドリやIDM（Integrated Device Manufacturer）では、ウエハ単位でテストデータを管理し、マッピング情報として不良箇所を正確に把握する。この工程で問題のあるダイは自動的に除外されるため、後に待ち受けるパッケージングや最終テストの工数を最適化できる。結果として、出荷までのリードタイム短縮とコスト削減に大きく寄与する。
テストと検査手法
KGDを確実なものとするためには、ウエハレベルの検査精度を高める必要がある。一般的にはプローブカードを用いた機能テストや電圧・電流試験、さらには高温や低温など過酷環境下での動作検証を行う。近年ではBIST（Built-In Self-Test）機能をダイ内部に組み込み、試験パターンを自動生成・解析する試みも盛んである。これらの高度な検査工程を集約することで、ダイ段階での歩留まりと品質を確保でき、パッケージ後の不良発生率を大きく低減できると考えられている。
パッケージとの関係
パッケージングはダイを外部環境から保護し、適切な接続ピンや放熱設計を施すために不可欠である。しかし、パッケージ工程は工程数が多いため、そこで判明する不良品は廃棄コストも大きい。KGDのプロセスを導入することで、パッケージ工程に進めるダイはあらかじめ合格済みのものだけに限定されるため、無駄な投資を避けつつクオリティの高い最終製品を完成できる。特に多ダイパッケージやSiP（System in Package）などでは、複数のチップを統合するケースが増えており、それらに共通する基盤技術としてKGDの重要度が高まっている。
活用分野と今後の展開
スマートフォンやデータセンター向けの高性能プロセッサなど、単価が高く競争力が激しい領域でKGDの導入が顕著である。特に3D実装やチップレット技術の普及に伴い、複数のダイを一つのパッケージに収める設計が一般化しつつあるが、その要となるのが事前に品質が担保されたKGDの存在である。マルチチップモジュールやヘテロジニアス統合に向けて、ダイ単位での選別がいっそう厳密になると予測され、サプライチェーン全体を見据えた効率化と品質保証への要求は今後も拡大する見込みである。
コメント（β版）