DRAM｜コンデンサに電荷を蓄え大容量化を実現する揮発性メモリ

2024.12.12

DRAM

DRAM(Dynamic Random Access Memory)は、コンピュータシステムにおける主記憶装置として広く用いられる揮発性メモリである。各ビットセルはコンデンサに蓄えられた電荷で情報を保持し、定期的なリフレッシュ動作を必要とする。その特徴から大容量化が容易で、低コストかつ高密度のメモリ製品が大量生産されてきた。プロセッサとの間で頻繁なデータや命令の読み書きが行われるため、DRAMのアクセス性能はシステム全体の処理速度やユーザー体感の応答性に大きな影響を及ぼす。現代のPCやサーバ、モバイル機器、組み込みシステムまで、あらゆる場面でDRAMは主記憶領域としての基本インフラを提供し、情報社会を支える重要な要素となっている。

Table Of Contents

DRAMの基本原理

DRAMビットセルは、MOSトランジスタとコンデンサからなり、コンデンサに蓄積された電荷量でデータ(0または1)が表現される。しかし、電荷は時間とともに徐々に漏れ出すため、一定周期でリフレッシュ動作が必要となる。このリフレッシュはメモリコントローラによって自動的に行われ、全メモリセルをスキャンしながら電荷を再補充することで、記憶内容を維持する。こうした構造上、DRAMは同容量のSRAMに比べて格段に少ないトランジスタ数で実現でき、結果として高集積度・低コスト化が容易となる。

アクセスタイミングとパフォーマンス

DRAMは内部を複数のバンクに分割し、行(ロウ)と列(カラム)のアドレス指定によって特定メモリセルへアクセスする。アクセスには行選択、データビット列抽出、プリチャージなどの手順があり、これらのタイミングが集まってDRAM特有の待ち時間を生む。近年のDRAM規格(DDR、DDR2、DDR3、DDR4、DDR5など)はクロック速度やプリフェッチ技術、高速インタフェースによってデータレートの向上を図り、CPUとDRAM間のスループット向上を実現している。

大容量化と微細化技術

半導体プロセスの微細化により、DRAMは世代を追うごとに容量増大とコスト低減を実現してきた。より小さなトランジスタとコンデンサを高密度に集積することで、同一面積あたりの記憶容量を増やし、メガバイトからギガバイト、テラバイト級へとスケールアップしている。ただし微細化が進むと、セル構造の安定性やリーク電流、信頼性確保などの技術的課題が顕在化する。それに対処するため、3D構造化や新材料、微細パターニング技術が模索されている。

低消費電力技術

モバイル機器や組み込みシステムにおいて、DRAMの消費電力は電池寿命や発熱対策に直結する。そのため、低電圧動作や省電力スタンバイモード、リフレッシュ間隔の最適化など、多くの手段が講じられる。LPDDRと呼ばれる低電圧DRAM規格は、従来のDRAMよりも低消費電力で動作し、スマートフォンやタブレットで主流となっている。こうした省電力化により、モバイル環境でも大容量・高速なメモリが使用可能となり、利便性や応用範囲が拡大している。

高帯域メモリアーキテクチャ

高性能計算やGPUによる並列処理では、DRAMアクセスがボトルネックとなるケースが増えている。これを解消するため、HBM(High Bandwidth Memory)やWide I/Oなど、DRAMダイを3D積層してプロセッサに近接配置するアーキテクチャが登場した。これらは従来DRAMを上回る圧倒的な帯域幅と低電力を提供し、AI、機械学習、HPC(High Performance Computing)分野での性能向上に貢献している。

高速化と動作原理改善

モバイルやサーバアプリケーションでは、メモリ帯域幅拡大と高速化が求められる。DDR(Double Data Rate)インターフェースや各世代の改良（DDR2、DDR3、DDR4、DDR5、LPDDRなど）は内部プレフェッチ機構や信号制御方式の改良によって、高速アクセスと低消費電力を両立する方向で進化している。また、ダイ内マルチバンク構造やプリチャージ時間短縮など、内部アーキテクチャ改革によりメモリアクセス性能は飛躍的に向上している。

3D積層技術と将来展開

微細化限界が迫る中、3D積層技術やTSV(Through-Silicon Via)によるスタックDRAM、HBM(High Bandwidth Memory)、HMC(Hybrid Memory Cube)など、新たなアプローチが登場している。これらは高帯域と大容量を同時に実現し、GPUやAIアクセラレータなど、特殊用途の高性能演算システムで採用が進む。DRAMは依然として主記憶装置の主力であり、これら革新によって次世代のコンピューティングを支え続ける。

エラー訂正と信頼性

巨大なメモリ空間では、ソフトエラー(アルファ粒子や宇宙線によるビット反転)やデバイス劣化によるビットエラーが無視できない問題となる。ECC(Error Correction Code)技術を用いてビットエラーを検出・訂正することにより、DRAMは高い信頼性を確保する。サーバやワークステーション、ミッションクリティカルなシステムではECC機能が重視され、メモリ障害によるシステムダウンを防止している。

計測・評価の一例

DRAMの性能や品質評価には、アクセス時間、ビットエラーレート、消費電力、データ保持特性などが指標となる。専用のテストベンチや電子計測装置を用いて、デバイス単位からモジュール単位まで詳細な解析が行われ、製品出荷前の品質確認や設計改善に生かされている。

コメント（β版）