電圧ディップ
電圧ディップとは、配電系統や設備内で有効値電圧（RMS）が定格の10〜90%に急減し、通常0.5サイクル〜数秒程度継続して回復する現象である。故障や大電流始動など瞬時的なインピーダンス変化により発生し、電子機器の誤動作やモータのトルク低下、リレー・接触器の脱落などを引き起こす。瞬時停電と異なり完全断ではないが、制御電源がしきい値を下回るとマイコンのリセットやPLCの停止に至るため、生産設備では重大な品質・稼働率リスクになる。
定義と用語
電圧ディップは「残留電圧（dip中のRMS）」「持続時間（サイクル/秒）」「発生相数（単相/三相）」で記述する。一般に配電品質ではPCC（Point of Common Coupling）で観測される事象として扱い、系統側事象（系統故障・線路切替）と需要家側事象（モータ始動・溶接負荷）を区別する。なお、完全断は「瞬時電圧遮断」、ゆっくりした低下は「アンダーボルテージ」と区別する。
発生要因
- 系統短絡・地絡の一時的故障のクリア
- 大容量誘導機の始動・加速（始動電流による電圧降下）
- 負荷投入の突入電流（変圧器励磁、コンデンサ充電）
- 配電切替・再閉路、雷サージ後の保護協調による過渡
影響と故障モード
- 制御電源低下に伴うMCUのブラウンアウト、誤リセット
- タイマ・アクチュエータの誤動作、センサのゼロ点移動
- 接触器・リレーのドロップアウト（拘束力低下）
- モータトルク低下・速度脈動、ライン停止や製品不良
測定と指標
電圧ディップの評価は、サンプリングから1/2〜1サイクルのRMSで算出し、残留電圧と持続時間の散布で表す。設備の耐性はITIC曲線やSEMI F47のような許容曲線で整理し、発生頻度はSARFIなどの指数で把握する。イベントレコーダやPQアナライザをPCCおよび機器端子に設置し、系統由来か負荷由来かを同定する。
試験規格と適合
設計検証ではIEC 61000-4-11（AC機器のディップ/瞬停試験）、IEC 61000-4-34（大電流機器）、IEC 61000-4-29（DC供給）に準拠した試験を実施する。代表的には残留70%を25サイクル、残留40%を10サイクル、0%を0.5サイクルとする試験が用いられ、機器は安全状態を保持し、データ消失や破損を防ぐことが求められる。
装置側の対策設計
電圧ディップへの一次防御は「ライドスルー（ride-through）」の確保である。スイッチング電源では一次平滑コンデンサとPFC段でエネルギを蓄え、整流後DCリンクのホールドアップ時間を規格条件より長く設計する。二次側にはDC-DCのUVLO（アンダーボルテージ・ロックアウト）を適切に設定し、ヒステリシスを持たせてチャタリング復帰を避ける。マイコンはBOR/PORとNVM保護、ジャーナリングでデータ整合性を担保し、重要出力はフェイルセーフ状態に遷移させる。
設備・電源側の対策
- 始動法の最適化：ソフトスタータやVFDで突入を抑制
- エネルギ蓄積：UPS、ラインインタラクティブ方式、DVR（Dynamic Voltage Restorer）
- 系統インピーダンス低減：専用フィーダ、配線太化、トランス容量見直し
- 保護協調の最適化：遮断器・リレーの時限調整で不要な遮断回避
計算の要点（ホールドアップ設計）
整流後DC電圧をV、高負荷P、許容電圧低下をVmin、必要ライドスルー時間tとすると、必要容量CはおおよそC≒2P t/(V^2−Vmin^2)で見積もる。PFC搭載機器ではライン70%・25サイクルなど規格シナリオを複数想定し、最低ライン時のリップルと効率を含めて余裕を見込む。接触器はドロップアウト電圧の実測を行い、制御電源のディップ時に保持できるか確認する。
評価・検証の実務ポイント
- 代表負荷・最悪負荷でのtype testと量産移行後の監視を分けて計画
- 端子電圧・内部レール・リセット線・主要I/Oの同時オシログラフ取得
- ログ一貫性（ファイルシステム/フラッシュ書込み）試験と復帰動作の設計
- FMEAでディップ時の故障拡大（発熱、誤動作出力）を遮断
補足：EMCとの関係
電圧ディップはEMCのイミュニティ領域に属し、伝導妨害対策（フィルタ、配線接地）と併せて系統品質の管理が必要である。サージやEFT/バーストと同様に過渡現象だが、支配的要素がエネルギ欠損である点を意識して設計を分ける。
補足：データとアラート
稼働現場ではイベント記録の閾値、ヒステリシス、連続発生時の集計窓を定義し、保全チームへ通知する。頻発時は発生源（大電流負荷・劣化したコンデンサバンク・接点不良）を特定し、設備側の是正を行う。
コメント（β版）