導通損失
導通損失とは、スイッチング素子や配線がオン状態で電流を通過するとき、その等価抵抗や飽和電圧により発生する電力損失である。パワーエレクトロニクス機器では、スイッチング損失と並ぶ主要損失であり、効率、温度上昇、信頼性、部品サイズ（放熱器や磁気部品）に直結する。MOSFETではオン抵抗RDS(on)に依存し、IGBTでは飽和電圧VCE(sat)に依存する。負荷電流の波形（連続/断続、矩形/三角/正弦）や温度、ゲート駆動条件、素子のばらつきが実効損失を規定するため、平均値だけでなくRMS値や温度特性を踏まえた見積もりが不可欠である。[/toc]
基本式と評価指標
一般に、抵抗性の素子（MOSFETなど）ではPcond=IRMS2・RDS(on)(T)で近似する。RDS(on)は温度Tで増加し、シリコンMOSFETではおおむね正の温度係数を持つ。一方、IGBTのような電圧源的特性ではPcond=VCE(sat)(T)・Iavgで評価する。ダイオードは順方向電圧VFと平均電流でPD=VF・Iavgとなる。周期的スイッチ動作ではデューティ比Dを含め、オン区間のみのRMS/平均を使うことに注意する。
MOSFETにおける導通損失
MOSFETではチャネルと配線、ボンディング、パッケージ、シャント抵抗の合算が実効RDS(on)を構成する。低電圧域（≤100 V）ではRDS(on)が主導で、IRMSが大きい降圧（buck）下流段などで支配的となる。温度上昇によりRDS(on)は上昇するため、熱-電気の連成（セルフヒーティング）を考慮したループ計算が望ましい。並列接続時、MOSFETは正温度係数ゆえに電流バランスが取りやすいが、寄生インダクタンスの不均一で偏流が生じるため、レイアウト対称性が鍵となる。
IGBTにおける導通損失
IGBTはVCE(sat)がほぼ一定の「電圧降下型」特性を示すため、高電圧・中大電流で有利である。PcondはIavgに比例し、低電流域ではMOSFETより不利になりやすい。温度上昇でVCE(sat)が増加し、導通損失が増える点に注意する。ダイオードフリーホイールを併用する場合、ダイオードのVFと逆回復の影響を分離評価し、平均導通損失に過大評価や過小評価がないよう波形ベースで積分する。
電流波形とRMS/平均の取り方
矩形電流ならIRMS=I・√D、Iavg=I・Dで簡便に求まる。インダクタ電流が三角波の場合、IRMSは直流成分とリップル成分の二乗和の平方根で算出する。正弦波駆動（インバータ出力フィルタ通過後）では基本波RMSで評価するが、キャリア高調波は主にスイッチング損失寄与であるため、導通損失は基本波優先でよい。
温度依存と熱設計
導通損失は直に接合温度Tjを押し上げ、Tj上昇はRDS(on)やVCE(sat)をさらに増加させる。定常点はP=ΔT/θJA（あるいはθJC+θCS+θSA）の自己整合で決まるため、熱抵抗網と放熱器・エアフローを含めた設計が必須である。サーマルインピーダンスZth(t)を使えば、過渡負荷や周期的パルスに対する温度応答も見積もれる。
測定と同定（実機検証）
実機では、シャント抵抗と高速アンプで電流波形を取得し、同時にドレイン-ソースまたはコレクタ-エミッタ電圧を計測して瞬時電力p(t)=v(t)・i(t)を数値積分する。平均化時間は整数周期に合わせ、導通区間のみを窓関数で抽出すると推定が安定する。温度は赤外線カメラや埋め込みサーミスタ、あるいはゲートしきいしきい電圧やボディダイオード温度係数を用いた推定などを併用する。
低減手法：素子・回路・レイアウト
- 素子選定：MOSFETは低RDS(on)品、IGBTは低VCE(sat)品を選ぶ。ただし低抵抗化はしばしばゲート電荷Qg増大や寄生容量増大を招き、スイッチング損失やEMIが増えるため総合最適化が要る。
- 並列化：電流分担抵抗や対称配線で偏流を抑える。ソース/エミッタをケルビン接続にし、ゲートループを極小化する。
- 導体設計：銅厚・幅を増やし、ビアスタックで電流経路を低インピーダンス化。発熱分布の均一化に寄与する。
- 動作点：デューティ比や出力電流の平均値を下げるアーキテクチャ（多相化・インターリーブ）でIRMSを低減。
- 温度管理：ヒートシンク、ヒートスプレッダ、TIM最適化、強制空冷/液冷でTj上昇を抑え、温度係数起因の悪化を間接的に抑制。
スイッチング損失とのトレードオフ
高速化はスイッチング損失を抑えるが、スイッチング周波数fの増大は平均電流の波形やリップルを変え、磁気部品の損失・体積に影響する。低RDS(on)化に伴うCossやQgd増大がZVS/ZCS条件を変化させ、結果として導通損失とスイッチング損失の合算最小点が移動する。最終的なKPIはη（効率）だけでなく、容積密度、コスト、EMC、熱余裕で総合評価する。
設計例（降圧コンバータ）
入力48 V、出力12 V/30 A、f=200 kHzの降圧を想定する。デューティD≈12/48=0.25、ハイサイドMOSFETのオン時間は全周期の25%である。ハイサイドの導通損失はIRMS,on2・RDS(on)(T)で、IRMS,on≈Iout（連続電流と仮定）。ローサイドは同期整流でオン比0.75となり、RMSが支配的となるため、しばしばローサイドにより低RDS(on)品を採用する。発熱がローサイドに集中しやすく、銅箔・ビア・放熱パッドを厚く取るのが実務的である。
SiC/GaNデバイスの観点
SiC MOSFETは高耐圧でも低RDS(on)を実現しやすく、高温環境での利点が大きい。GaN HEMTは非常に低い導通抵抗指標RDS(on)・Qgの両立が期待でき、高周波化で磁気部品の小型化が進む。ただしパッケージ寄生成分やドライバ安定性、ゲート過渡の制御が難しく、実効導通損失はボードレベルの寄生と温度に敏感である。
実務上の注意（データシートとマージン）
温度係数の読解
RDS(on)の規格値は25 ℃での代表値/最大値が多い。実機はTj=100–150 ℃領域で動作するため、温度係数グラフから倍率を読み、マージンを見込むこと。
バラツキと劣化
ロット・素子間ばらつき、ソルダ・TIM劣化で接触熱抵抗が増える。設計限界手前では導通損失が急増しやすく、寿命設計（熱サイクル、通電サイクル）が重要である。
校正と計測系
シャントの自己発熱、帯域制限、プローブの寄生でRMS/平均が歪む。既知負荷での校正、ケルビン接続、帯域検証をルーチン化する。