ロジックファミリ｜CMOS/TTL/ECL比較要点

2025.08.25

ロジックファミリ

ロジックファミリとは、論理ゲートやフリップフロップなどのデジタルICを、実装素子・回路方式・電気的特性で分類した系統である。代表例はTTL、CMOS、ECL、BiCMOSで、遅延時間、消費電力、ノイズマージン、動作電圧、入出力互換性などが系統ごとに異なる。システム設計では用途（低消費電力か高速か）、電源（5V/3.3V/1.8V等）、他デバイスのレベル規格、EMIや温度条件を踏まえた選択が必要である。

Table Of Contents

定義と位置づけ

ロジックファミリは、トランジスタ素子（BJT/MOSFET）とその接続様式（エミッタ結合、トーテムポール、相補MOS等）で定義される。IC内部だけでなく入力閾値、出力ドライブ、ファンアウト、温度範囲などの電気的仕様をセットで提供する点が重要である。システムの信頼性やタイミング収支は、この系統的な特性差に強く依存する。

主な種類（方式と概略特性）

  • TTL（Transistor-Transistor Logic）: BJT主体。5V単一電源、伝搬遅延はLSTTLでおおむね10ns級、消費電力は中程度。入力はプルアップ寄りで未接続禁止。
  • CMOS（Complementary MOS）: NMOS/PMOSの相補動作。静的消費電力が極小、広い電源範囲（4000B系は3～15V、74HCは2～6V）。低速～中高速まで幅広い。
  • ECL（Emitter-Coupled Logic）: 差動/BJTでトランジスタを能動領域に保持し超高速（数ns～サブns）だが静的電力が大きい。負論理レベルを採用する系列もある。
  • BiCMOS: 入力/出力段にBJTを併用し、CMOSの低消費とBJTの駆動力・スピードを両立。
  • 歴史的系列（DTL/RTL/IIL/HTLなど）: 現代では置換済みだが、古い機器や学習用途で参照される。

TTLの系統

TTLには標準TTL、L（Low Power）、H（High Speed）、LS（Low Power Schottky）、ALS、Fなどの派生がある。5V固定で入力閾値は約1.4V目安、ノイズマージンはCMOSより小さめである。出力はトーテムポールまたはオープンコレクタを用い、後者はワイヤードORやレベル変換に利用される。TTL互換入力閾値を持つ74HCTは、CMOSでありながら既存TTLと混在しやすい。

CMOSの系統

4000Bシリーズは広電源・低速・低消費で計測や産業用途に向く。74HCは高速化したCMOSで、74HCTはTTL互換閾値を付与した系統である。近年は3.3Vや1.8V動作の74LVC/ALVC/LVなどが一般的で、FPGA/MCUと直結しやすい。CMOSは入力の未接続がリークや発振を誘発するため、必ずプルアップ/プルダウンや確定ドライブが必要である。

性能指標と設計上の勘所

  • 伝搬遅延（tpd）: タイミング設計の基礎。ECL < 高速CMOS < TTL < 汎用CMOSの順で小さい傾向。
  • 消費電力: CMOSは静的消費が小さいが、スイッチング電力は周波数・負荷容量に比例。TTL/ECLは静的成分が大きい。
  • ノイズマージン: CMOSが大きく長配線やノイズ源に強い。産業環境では特に優位。
  • ファンアウト/ドライブ: 低電圧系は出力電流が小さくなりやすく、バッファ挿入や負荷分散が要点となる。
  • 温度/放射線: 産業・宇宙用途では拡張温度範囲やラドハード系列を選定する。

電圧レベルと互換性

ロジックファミリ間の混在では、VOH/VOLとVIH/VILの重なり（互換性窓）を必ず確認する。5V TTL→3.3V CMOS直結は多くの場合安全だが、3.3V CMOS→5V TTLでVIHを満たさないことがある。HCTはTTL互換入力で移行時に便利。双方向入出力やレベルが離れる場合は、レベルシフタICやオープンドレイン＋プルアップを用いる。

品種体系と型番の読み方

よく用いられるのは「4000B」系列と「74」系列である。74HC/HCTは5V～低電圧向けCMOS、74LVC/ALVCは3.3V中心、74LVは1.8～3.3V域、74AHC/AHCTは更なる高速化版である。同一機能でも系列により遅延・駆動・ESD耐性が大きく異なるため、データシートで最大/最小値を確認する。

適用分野と選定プロセス

  1. 電源とクロック：供給電圧・周波数で候補系列を絞る。
  2. タイミング：伝搬遅延とスキューを見積もり、セットアップ/ホールドを満たす。
  3. I/F互換：隣接デバイスのレベル、ドライブ、立上り/立下りを整合。
  4. 環境：温度、EMI、放射線、長配線条件に応じて余裕度を確保。
  5. 信頼性：ESD、ラッチアップ免疫、故障モード、供給継続性も勘案。

信号品質とEMC

高速CMOSやECLはエッジが急峻でリンギングや反射を招きやすい。終端抵抗、配線インピーダンス整合、グランドの連続性、デカップリング（0.1µF＋数µFの多段）を徹底する。スローレートバッファの採用やシリーズ抵抗は、EMIとオーバーシュートの抑制に有効である。

実装上の注意

  • 未使用入力は規定に従い固定。CMOSはフローティング厳禁。
  • 電源ピン近傍に十分なバイパスを配置し、帰路を短くする。
  • ミックス電圧系ではパッド耐圧と保護ダイオードの向きを把握する。
  • 温度上昇と自己発熱を見積もり、周辺発熱体から距離を確保する。
  • ラッチアップ防止として入力電流・順方向電圧の最大値を厳守する。

ロジックファミリは、単なる「ゲートの型番」ではなく、電源・タイミング・互換性・EMC・信頼性を包括する設計上の前提条件である。用途に最適化された系列を選び、データシートの限界値・推奨動作を根拠に回路全体のマージンを組み立てることが、堅牢なデジタル設計の近道である。

コメント（β版）