ヒステリシス損失
ヒステリシス損失とは、強磁性体に交流磁界を印加したとき、磁束密度Bと磁界Hの関係が時間遅れ（履歴）を持つためにB–H曲線がループ（ヒステリシスループ）を形成し、その囲まれた面積に相当するエネルギーが1サイクルごとに熱として失われる現象である。トランス、モータ、リアクトル、磁気ヘッドや各種インダクタなどの鉄心を用いる電磁機器で不可避に生じ、総鉄損の主要構成要素の一つである。渦電流損（エディカレントロス）と異なり、材料固有の磁区構造やピン止め（不純物・格子欠陥・応力）に起因する不可逆な磁化過程が本質である。
物理的起源とB–Hループ
強磁性体内部では磁区の回転・磁壁移動が進むことで磁化が変化する。しかし結晶異方性、内部応力、欠陥、析出物などが磁壁をピン止めし、磁界を減少させても元の状態に即座に戻らない不可逆性が生じる。この不可逆性がB–Hループを生み、ループ面積（∮H dB）が1周期あたりのエネルギー損失[J/m³]を与える。よってヒステリシス損失は磁区ダイナミクスの摩擦に喩えられ、周波数fで励磁すると単位体積当たりの平均損失密度はP_h＝f×（ループ面積）で与えられる。
Steinmetz式と設計近似
工学設計では経験式としてSteinmetz式が広く用いられる。一般形はP_h＝k_h・f・B_max^α（k_hは材料係数、αは1.6〜2程度が典型）であり、励磁周波数fと最大磁束密度B_maxの増加に対してヒステリシス損失が非線形に増大することを示す。総鉄損P_feはP_h（ヒステリシス）＋P_e（渦電流）＋P_ex（過渡成分）に分けられ、低周波・低B域ではP_hの寄与が支配的になりやすい。設計では許容温度上昇、効率、体格（体積・重量）とのトレードオフを踏まえ、B_maxを抑えつつ体積や巻数を調整する。
材料依存性（Si鋼・アモルファス・ナノ結晶）
- 方向性Si鋼：結晶方位制御により磁区回転が容易で、低ヒステリシス損失を実現。変圧器鉄心で標準的。
- 無方向性Si鋼：回転機に多用。異方性は小さいが、ヒステリシス特性は方向性材よりやや劣る。
- アモルファス合金：長距離秩序が無く磁壁ピン止め要因が少ないため極低損。高周波トランスで有利。
- ナノ結晶：微細結晶とアモルファス母相の複合により低損・高飽和磁束密度の両立が可能。
周波数・温度・応力・DCバイアスの影響
ヒステリシス損失は一般に周波数上昇で比例的に増す（B_max一定）。温度は磁気異方性や磁区壁エネルギーに影響し、室温付近では温度上昇で僅かに低減する場合もあるが、飽和磁束密度の低下や機械特性変化も伴う。機械的応力は磁歪（マグネトストリクション）を通じて磁壁移動を阻害し損失を増加させ得る。さらにDCバイアスが重畳されると動作ループが偏り、同じ交流振幅でもループ面積が拡大してヒステリシス損失は増える。
渦電流損との違いと対策の要点
渦電流損は誘導電流のジュール加熱であり、板厚低減や高抵抗化（Si添加、絶縁塗膜、フェライト採用）で顕著に抑制できる。一方ヒステリシス損失は主に磁壁の不可逆過程に由来するため、材質選定（低保磁力・低異方性・低欠陥）、熱処理（結晶方位・歪み除去）、適正B_max設定が基本対策となる。積層は渦電流抑制に有効だが、ヒステリシスそのものには直接効かない点を区別する。
測定法と損失分離
標準法としてエプスタイン試験器やリングコア法が用いられ、一次巻線の電圧・電流と二次巻線の誘起電圧からB–Hループと損失が算定される。実機では無負荷試験・直列抵抗法などで総鉄損を測り、周波数や板厚依存性を利用してヒステリシス損失と渦電流損の分離近似を行う。高周波域ではBが非正弦化しやすく、実効B_maxや波形歪みの管理が必要である。
小ループ（マイナーループ）と部分励磁
インバータ駆動や可変速運転では、磁束がフルスイングせず小さなヒステリシスループ（マイナーループ）上を往復する。このときのヒステリシス損失は主ループから単純に比例縮尺できず、振幅・オフセット・履歴状態に依存する。設計では実動作波形（PWM、デューティ、キャリア周波数）に対するループ面積を考慮した評価が重要となる。
回転機・トランスにおける影響
モータでは歯先の磁束集中、ステータ・ロータ材料の選択、打抜き歪みやシート積層品質がヒステリシス損失を左右する。コアの打抜き後焼鈍は歪み除去に有効である。トランスでは鉄心形状（コアジョイント部のギャップ・貼り合わせ品質）やB_maxの設定が損失と騒音（バルクハウゼン雑音や磁歪起因の振動）を決定づける。
モデル化：Preisach・Jiles–Atherton
ヒステリシス損失の予測にはPreisachモデルやJiles–Athertonモデルがしばしば用いられる。前者は素ヒステリシスの重ね合わせにより履歴依存性を表現し、後者は有効磁界、可逆・不可逆成分、ピン止めパラメータから磁化方程式を構築する。これらのパラメータ同定には実測B–Hデータが不可欠であり、実装では演算負荷・収束性・温度依存の扱いが設計精度を左右する。
高周波・パワエレ応用での留意点
- スイッチング周波数上昇でP_hは増大。高周波用にはフェライトやアモルファス／ナノ結晶の採用が有効。
- PWMでの高次高調波により小ループが多重化し、等価ヒステリシス損失が増える。
- 温度上昇に伴う特性変化を考慮し、熱連成での最適化（熱抵抗・冷却設計・B_max設定）が必要。
- DCバイアス（チョーク）ではギャップ設置で透磁率を制御し、ループ面積増大を抑える。
設計実務での指針
- 材料カタログのSteinmetz係数（k_h, α）と公称条件（波形・温度）を必ず確認する。
- 目標効率から逆算してB_maxと体積を初期設定し、試作で損失分離評価を行う。
- 打抜き・積層・焼鈍・塗膜など製造プロセスのばらつきを設計余裕で吸収する。
- PWM実波形を用いたB–Hループ測定・シミュレーションで小ループ損を見積もる。