スナバ回路｜過渡サージ抑制でスイッチ保護

スナバ回路

スナバ回路は、スイッチング素子や巻線部の寄生インダクタンス・容量に起因して発生する過渡サージ、リンギング、過大なdv/dt・di/dtを抑制するための受動回路である。一般に抵抗RとコンデンサC（場合によりダイオードD）を組み合わせ、エネルギを吸収・散逸しつつ、共振Qを下げて波形を鈍化させ、素子の信頼性とEMIの両立を図る。電源変換器（フライバック、フォワード、ハーフ/フルブリッジ）から整流回路、リレー接点のサージ抑制まで広く用いられる。

Table Of Contents

目的と効果

  • 過電圧クランプ：スイッチ開放時のVspikeを抑え、素子の定格超えを防ぐ。
  • リンギング減衰：漏れLとCoss等の共振を減衰させ、EMI源を低減する。
  • スルーレート制御：dv/dt・di/dtを緩和し、整流ダイオードの逆回復損失や誤動作を軽減する。
  • 損失の「見える化」：Rに損失を集約し、熱設計とトレードオフを明確化する。

代表的な方式

RCスナバ（並列型）

最も基本的なスナバ回路で、スイッチ（MOSFET/IGBT）や巻線端子にRとCを並列に入れる。Cが高周波エネルギを受け、Rがそのエネルギを熱として消費する。構成が単純で波形が滑らかになりやすい反面、スイッチング周波数f_swに比例した定常損失がRに発生する。

RCDスナバ

主にフライバックやフォワードの一次側（または巻線）に用いられる。Dによりエネルギの流れを一方向に制御し、Cに溜めた後Rで放熱する。クランプレベルを実用上設定しやすく、二次側への影響を限定できる。損失は依然としてRに集まるが、単純RCよりクランプレベルのばらつきを抑えやすい。

シリーズRCスナバ（スイッチ直列）

スイッチと負荷の直列に小容量CとRを直列で挿入し、ターンオン/オフのエッジでdv/dtを制御する。直列ゆえに定常時の損失は小さくできるが、適用範囲は回路条件に依存し、最適化には実測が必須である。

スナバとクランプの違い

TVSやZener、アクティブクランプ（補助スイッチを含む）は電圧を「縛る」要素であり、波形整形よりも定電圧的な保護を重視する。一方スナバ回路は共振エネルギの吸収と減衰を目的とし、波形平滑とEMI低減を狙う。実機では併用されることが多い。

設計手順の要点

  1. 共振点の把握：オシロスコープと高帯域プローブでリンギング周波数f_rとピーク電圧を測定する。波形観測は最短リード・小ループで行う。
  2. 容量Cの当たり値：MOSFETのCossや巻線の寄生容量を基準に、C≈(2〜5)×Cossから開始する。Cが大きいほどリンギングは減るが、損失と立上り遅延が増える。
  3. 抵抗Rの目安：R≈√(L/C)（伝送線路の特性インピーダンス類推）を初期値とし、減衰が不足ならR↓、損失過大ならC↓or R↑で追い込む。
  4. 損失見積り：E_C=½·C·V_clamp²を1サイクル吸収すると仮定し、P_R≈E_C·f_swで抵抗の熱を見積もる。安全率を見込み、放熱余裕を確保する。
  5. 耐圧とパルス定格：CはV_clampの1.5〜2倍の耐圧、低ESL/ESR・高dv/dt対応を選ぶ。Rは厚膜/金属皮膜のパルス定格と温度係数に注意し、必要なら並列分散する。

実装上の注意

  • ループ最短化：スイッチ・スナバ・寄生源（トランス/半導体）を極力近接させ、帰路を短く太く取る。
  • グランド分割：大電流パルスのリターンと信号グランドを分離し、誤動作やジッタを防ぐ。
  • 部品選択：Cはクラス1系（C0G/NP0）やフィルム（PP/PEN）を優先。クラス2（X7R等）はバイアスで容量低下に注意。
  • 温度管理：Rの表面温度は連続動作で余裕を持たせ、ケース温度上限−20〜30℃を目安に設計する。
  • 測定系の影響：プローブの寄生成分でf_rが変わる。スプリング先端や1:1同軸アダプタを活用する。

アプリケーション別ポイント

  • フライバック一次側：RCDでリーケージエネルギを吸収し、Vdsクランプを設定。反射電圧と整合させる。
  • フォワード/ブリッジ：トランス一次にRCを配置し、一次のリンギングを減衰。整流ダイオード側にもRCを追加すると逆回復寄与を低減できる。
  • 整流ダイオード：逆回復電流が大きい場合にRCでdv/dtを制御。スナバ位置はダイオード両端が基本。
  • リレー/接点：ACラインではシリーズRとCの「RCスナバ」を接点並列に入れてアークを抑制。ただし漏れ電流と力率に注意。

よくある失敗

  • 過小容量でクランプ効果不足、過大容量で損失過大・効率悪化。
  • 抵抗のパルス定格不足で早期劣化。表面温度監視を怠る。
  • 配線インダクタンスが大きく、理論値どおり減衰しない。
  • CのDCバイアス特性無視により実効Cが低下、f_rが上がる。
  • EMIだけ見て波形を鈍化させすぎ、スイッチング損失が増大。

概略計算例

一次側リーケージL=200 nH、クランプ対象電圧V_clamp=400 V、初期試行でC=2 nFを置く。R≈√(L/C)=√(200e−9/2e−9)=√100=10 Ω。1回当たりの吸収エネルギE_C=½·C·V²=0.5×2e−9×(400)²=1.6e−4 J。f_sw=100 kHzならP_R≈16 Wとなり発熱が大きい。Cを1 nFに落としてEとPを半減、同時にRを√(L/C)に合わせて約14 Ωへ再調整し、実測波形でVspike、減衰、温度を確認する。

評価の手順

  1. ベースライン波形の取得（プローブ最短）。
  2. 初期値C・Rで装着、Vspike低減量とリンギング減衰比を測定。
  3. 損失と温度を評価し、効率とEMIの総合最適点を探索。
  4. ライン/温度/ロットばらつき試験でマージンを検証。

関連知識との接続

スナバ回路の設計は、スイッチング周波数、デッドタイム、ゲート抵抗、ブリッジ整流、リップルや平滑の設計などと相互依存である。波形整形と損失配分のトレードオフを理解し、周辺要素（ゲートドライバの駆動力、レイアウトの寄生、整流素子の逆回復、トランス漏れインダクタンス）を同時に最適化することが、信頼性とEMI適合を満たす近道である。