コンパレータ（比較器）｜基準電圧との比較でシステムの信号制御を担う回路

2024.12.31

コンパレータ

コンパレータは、2つのアナログ電圧の大小関係を高速に判断し、二値のデジタル信号として出力する比較回路である。演算増幅器に似るが、帰還で線形増幅を行うのではなく、開ループもしくは微小な正帰還を用いて、入力差が0を越えた瞬間に出力を論理“H/L”へ飽和させる点が本質である。ゼロクロス検出、閾値判定、パルス整形、過電圧保護、ADコンバータ前段のウィンドウ検出など、制御・計測・電源回路で広く用いられる。

Table Of Contents

動作原理と基本式

非反転入力V+と反転入力V–の差ΔV=V+−V–の符号により出力が決まる。理想的にはΔV>0で“H”、ΔV<0で“L”を出力する。実際には入力オフセット電圧VOS、入力バイアス電流、出力段の飽和電圧、伝搬遅延tPDなどの非理想が存在し、閾値はVTH≈VREF±VOSで揺らぐ。ノイズが大きい環境では、微小差でのチャタリングを避けるため、正帰還でヒステリシス（上り閾値VTH+と下り閾値VTH−の差VHYS）を付与する。

主要トポロジと出力段

  • レールtoレール入力：電源両端近傍まで入力共通モードが許容される。単電源系で扱いやすい。
  • オープンコレクタ／オープンドレイン出力：プルアップ抵抗で論理レベルを外部規定できる。多点ワイヤードORが可能。
  • プッシュプル出力：プルアップ不要で立上りが速いが、電源電圧＝論理レベルに縛られやすい。
  • ウィンドウコンパレータ：上下2個の比較器で範囲内/外を判定する。
  • 内蔵ヒステリシス型：内部に正帰還を持ち、ノイズ耐性を高める。

ヒステリシス（シュミット化）の設計

正帰還抵抗RFと入力分圧R1, R2を用いると、出力状態に応じて参照点がわずかにシフトし、VTH+とVTH−が分離する。単電源で基準VREFを用いる場合、概略はVTH±≈VREF±(VOH−VOL)·(R2/(R1+R2))·β（βは正帰還係数）となり、所望のVHYS=VTH+−VTH−に合わせてR値を決める。ヒステリシスはノイズ帯域に対して十分な幅を持たせるが、過大だと感度低下やオーバーシュート検出失敗を招く。

速度特性とタイミング

重要パラメータは伝搬遅延tPD、立上り/立下り時間、入力オーバードライブ（|ΔV|の大きさ）依存性である。多くのデバイスは|ΔV|が小さいと遅延が伸びるため、閾値近傍をかすめる波形ではメタスタビリティ的な遅延・リンギングが起こりやすい。高速パルス測定やクロック整形では、入力スルーレート、出力ロード、プルアップ抵抗値（オープンドレイン時）の時定数を合わせ込む。

入力範囲と電源設計

入力共通モード範囲（CMR）は必ず確認する。単電源3.3V系でGND近傍を比較する場合、GNDまでCMRが届かない品種では誤動作する。出力論理が別電源で必要なら、オープンドレイン出力を選び、プルアップ先を5Vや3.3Vへ適合させる。消費電流はナノアンペア級の超低消費から数ｍＡ級の高速型まで幅広く、電池駆動では静止電流と立上り時間のトレードオフを考慮する。

代表的用途

  1. ゼロクロス検出：ACの極性反転点を抽出し、位相同期や安全遮断に用いる。
  2. 閾値監視：過/低電圧監視（UVLO/OVP）、温度や光量のしきい値判定。
  3. パルス整形：ノイズを帯びたアナログ波形からデジタルパルスを生成。
  4. ウィンドウ判定：センサ出力が規格範囲内かを二値化。
  5. 発振器：RCと正帰還で矩形波/三角波ジェネレータを構成。
  6. 電源良否（Power-Good）：立上り勾配と閾値で論理通知。

実装上の注意（EMI/ノイズ/レイアウト）

  • ヒステリシス付与：入力ノイズ実効値の3〜10倍を目安にVHYSを設定する。
  • 基準源の低インピーダンス化：VREFにデカップリングを施し、帰還で巻き込みを避ける。
  • 配線：入力と出力の近接並走を避け、正帰還パスは短く閉じる。ガードリングが有効な場合もある。
  • グラウンド：アナログGNDとパワーGNDを一点で合流し、突入電流ループから入力系を隔離する。
  • プルアップ抵抗：バス容量Cとともに時定数τ=R·Cを決める。高速要求ではRを小さくするが、消費電流やノイズマージンも加味する。

演算増幅器を流用する場合の留意点

演算増幅器を開ループで使えば簡易コンパレータとして振る舞うが、入力段の保護ダイオードや位相補償により過渡で不安定化しやすく、リカバリが遅い。レールtoレールでないと単電源で下限が検出できないことも多い。高周波ノイズやサチュレーション回復時間が課題なら、最初からコンパレータ専用品を選定するのが望ましい。

デバイス選定の指針

  • 速度：tPDとオーバードライブ依存性（データシートの遅延対ΔV特性）を確認。
  • 入力特性：CMR、VOS、入力バイアス、入力保護の有無。
  • 出力段：オープンドレインかプッシュプルか、シンク/ソース能力。
  • 電源：動作電圧範囲、静止電流、温度範囲。
  • 内蔵機能：基準電圧源、ラッチ、ヒステリシス内蔵、タイマ連携など。

テストと評価のコツ

ステップ入力に対する遅延と出力振幅、ヒステリシスの実効値をオシロスコープで確認する。環境ノイズや電源リップルを意図的に印加し、誤トリガの有無を評価する。温度ドリフトはVOSとVREFで分けて測定し、閾値変動の最悪値を積み上げて設計余裕を見積もる。

よくある誤動作の原因

  • 閾値付近のチャタリング：ヒステリシス不足、入力フィルタ不足。
  • 共通モード範囲外：GND近傍や電源近傍での比較時に生じる。
  • プルアップ過大：立上り遅延、長い配線容量による波形鈍化。
  • 帰還パスの回り込み：出力スパイクが入力へ結合し、多重トリガ。

設計例（単電源3.3V、温度閾値監視）

サーミスタと分圧でVINを生成し、VREFと比較。ノイズが数mVならVHYSを20〜50mVに設定する。オープンドレイン出力とし、3.3VへプルアップR=4.7〜10kΩ、ライン容量100pFなら時定数は0.47〜1μs程度で、kHz帯の監視に十分。基準源とサーミスタ分岐に0.1μFを配し、高速過渡の巻き込みを抑える。

安全・信頼性の観点

過電圧や静電気に対しては入力にシリーズ抵抗やクランプダイオードを追加し、入力電流の最大定格内に収める。フェイルセーフ性が重要な系では、論理“L”を安全側に定義し、配線断や電源低下時に安全状態へ落ちるようプルアップ/プルダウンを設計する。ラッチアップ防止のため、電源立上り順序と入力印加順序にも配慮する。

コメント（β版）