インターリーブPFC
インターリーブPFCは、力率改善回路（PFC）を2相以上に並列化し、各相のスイッチング位相を均等にずらすことで、入力電流リップルと部品応力を低減する方式である。代表的には2相のBOOST-PFCを180°ずらして動作させ、等価的なリップル周波数を2倍化しつつ、各相電流を半減させる。これによりインダクタの銅損・コア損の分散、入力コンデンサのRMS電流低下、EMIの緩和、熱分布の平準化が得られ、高効率・高電力密度設計に有利である。
動作原理と位相ずらし
各相は同一のBOOSTステージで構成され、スイッチング周期をTとすると、2相なら0°/180°、3相なら0°/120°の位相シフトを与える。入力側で各相のインダクタ電流がベクトル的に重畳し、リップル成分が部分的に相殺される。等価リップル周波数はN相でN倍となり、フィルタ設計余裕が生じる。
平均電流モード制御
制御には平均電流モード（ACM）が多用される。外側の電圧ループが直流出力を安定化し、内側の電流ループが整流側瞬時電圧に比例する正弦状の入力電流を形成する。各相は電流検出（シャントまたはCT）により電流共有（current sharing）を実現し、ドロップ方式やマスター・スレーブ方式で均等化を図る。
連続導通/不連続導通モード
一般に高出力領域ではCCM（連続導通）で設計し、低出力や広入力ではBCM/CRM（境界/臨界）を相間で交互に運用する構成もある。CCMは低RMSで磁気設計が容易、CRMはゼロ電流スイッチング（ZCS）でダイオード・MOSFET損失を抑えやすい。
電流リップルと磁気部品設計
インダクタリップルΔILはおおむねΔIL≈Vin·D·T/Lで評価でき、N相化により各相の平均電流が1/Nとなるため同一リップル率ならインダクタ値やコアサイズを縮小できる。等価入力リップルは位相相殺により低下し、入力コンデンサの必要容量とリプル定格に余裕が生じる。
素子損失と熱設計
MOSFETの導通損は相電流低減で低下し、スイッチング損は相数増加で合計増える傾向があるが、実効電流・電圧波形が緩和されるため総合効率は向上しやすい。整流素子を同期整流に置換すれば高電力域での効率がさらに改善する。熱は相間に分散され、ヒートシンクや銅箔拡散の自由度が増す。
EMI/ノイズ対策
等価スイッチング周波数の上昇と電流リップル低下により、ライン側EMIが緩和される。一方で位相間のレイアウト不均衡はコモンモードノイズを誘発しうるため、ゲートドライブループの対称性、帰還基準点の一点化、相間カップリングの低減が重要である。
ブリッジレス/トーテムポールとの関係
ブリッジ整流の導通損を嫌う場合、ブリッジレスPFCやトーテムポールPFCにインターリーブPFCを適用し、相数を増やして電流ストレスを分散する設計がある。特にGaNやSiCを用いるトーテムポール構成では高周波化と高効率を同時に狙える。
電流共有手法
- リップル電流注入：各相の電流誤差を能動的に均等化
- マスター・スレーブ：基準相の誤差信号を配布
- 平均化バス：全相の検出電流を平均し共通指令化
保護機能と信頼性
突入電流制御、過電流/過電圧保護、過熱保護、ライン欠相や低ライン時の動作保証が必要である。相の停止時には残存相での継続運転（フォールトトレランス）やソフトスタート再始動戦略を備える。
実装とレイアウト
- 相間対称レイアウト：インダクタ位置、帰還配線、ゲートドライブ長を揃える
- ループ最短化：スイッチング電流ループと整流ループを極小化
- シャント配置：ケルビン接続で検出精度を確保
- 放熱：相ごとの熱源をばらし、銅箔とビアで熱拡散
設計指標
効率η、力率PF、THD、インダクタ温度上昇、入力コンデンサRMS、音響ノイズ、EMIマージンが主要KPIである。相数Nの増加はPF/THDとEMIに有利だが、制御・部品点数・コストが増えるため最適点を選ぶ。
応用分野
サーバ/データセンタ用PSU、産業用ドライブ、EV充電器、医療/計測機器、照明用大電力ドライバなどで広く採用される。広入力90–264 VACや高出力1–5 kW級で特に効果が大きい。