MOS(金属酸化膜半導体)
MOS(Metal-Oxide-Semiconductor)は、半導体分野で広く利用される構造の一種であり、主にトランジスタをはじめとする集積回路の基本素子として重要な役割を担う。ゲート電極と絶縁膜、半導体基板の3層構造が特徴で、電圧の印加によってキャリアの流れを制御することでスイッチングや増幅を実現する。高集積化や低消費電力化が加速する現代のエレクトロニクスにおいて、MOS構造は欠かせない技術基盤として進化を続けている。
構造と原理
MOS構造は、金属またはポリシリコンなどでできたゲート電極、その下に絶縁膜(酸化膜)があり、さらに半導体基板(シリコンウェハなど)が続く形で成り立つ。ゲート電極に印加された電圧の強弱が、半導体内部にチャネルと呼ばれる電流経路を生成・制御し、これを介してドレイン・ソース間の電流が流れる仕組みである。ゲートと基板の間には直接電流が流れないため、消費電力が低く、微細化に適した構造としてCMOS(Complementary MOS)などの回路設計に広く応用されている。
iPhoneのカメラに使われてるセンサー
日本語で言うと
相補型金属酸化膜半導体 っていうんけど、名前かっこいいですね🤓ニチャア pic.twitter.com/09NZxd6Evb— みっくん@暇人 (@kiha66_08) October 25, 2023
MOSトランジスタの種類
代表的なMOSトランジスタには、nMOSとpMOSが存在する。nMOSは電子を主要キャリアとし、ゲート電圧がしきい値を超えるとn型チャネルが形成される。一方、pMOSは正孔(ホール)を主要キャリアとし、ゲート電圧がしきい値を下回る(負方向に変位する)とp型チャネルが形成される。これらを組み合わせた回路がCMOSであり、消費電力の少ないロジック回路を構成できる点が大きな利点となっている。高集積度を実現する半導体プロセスで欠かせない基本素子と言える。
NチャネルMOSFETの構造。ゲートおよびその下側の構造が、金属(Metal)、酸化絶縁膜(Oxide)、半導体(Semiconductor)の順に並んでいるので、MOSという。電極はゲート、ソース、ドレイン、ボディーの4つあるが、ディスクリートのMOSFETではソースとボディーが配線でつながれて、3端子になる。 pic.twitter.com/FxT7bgLnNS
— しなぷす@synapse.kyoto (@h164tan1) August 22, 2023
nMOS
半導体基板上においてソースとドレイン領域がn型不純物によって高濃度にドープされた構造がnMOSの基本である。ゲート電極にはポリシリコンなど導電性のある素材が用いられ、ゲート絶縁膜としてSiO2などが形成される。ゲート電位を正方向に印加するとチャネル領域に電子が集まり、ソースからドレインへ電流が流れる。逆にゲート電位が閾値より低いとチャネルが十分に形成されず、電流はほぼ流れない。この閾値電圧はシリコン基板のドーピング濃度やゲート絶縁膜の厚さなどで決定され、微細化によってより低い閾値で高速動作が可能になる一方、リーク電流増大の問題も生じる。nMOSは電子が主要キャリアであるため、電子の移動度の高さから高速なスイッチングが期待できる。しかし、ソースと基板間の電位差やボディ効果などにより閾値が変化する場合があるため、回路設計ではゲート長、基板バイアス、レイアウト配置などの最適化を要する。集積回路においては一般的に複数のトランジスタを同一基板上に配列し、論理ゲートやアナログ回路を構成するが、その際に各トランジスタの特性バラツキや寄生容量を考慮する必要がある。高集積化が進む現在、FinFETやGAA(Gate-All-Around)といった新しい構造が広く研究・実用化されており、nMOSでもチャネル形状を三次元化することでさらなる性能向上と低消費電力化を図っている。For高性能設計においては以下の点が重要視される。
- ドライブ電流の向上による高速化
- ゲート絶縁膜の薄膜化とリーク電流の制御
- ソース・ドレインの高濃度ドーピングと接合抵抗の低減
こうした手法の積み重ねによってnMOSの動作特性を最大限に引き出し、高密度なLSIや高周波回路などの用途で優位性を発揮することが可能である。
pMOS
ソースとドレイン領域にp型不純物を高濃度にドープして形成されるのがpMOSである。ゲート電極に負電位を印加するとチャネル領域に正孔が蓄積され、ソースからドレインへと電流が流れる。pMOSは電子より移動度が低い正孔をキャリアとするため、同じプロセスノードでは一般的にnMOSより駆動能力が低くなるが、漏れ電流が比較的少ないという利点を持つ。CMOS回路ではnMOSとpMOSが互いに補完的な動作をすることで電力消費を抑えながら高速動作を実現しており、論理ゲートやメモリなど半導体デバイス全般の基盤技術となっている。pMOSにおいても微細化に伴う閾値電圧の低下やゲート絶縁膜の漏れ電流増大が課題であるが、プロセス技術の進歩によってこれらは徐々に克服されつつある。配線遅延や寄生抵抗が大きな影響を及ぼすナノスケール領域では、チャネル材料の工夫や応力技術の導入によって正孔の移動度を向上させ、高速特性と低消費電力を両立する試みがなされている。さらに、トランジスタのしきい値を動的に制御するテクノロジーや高誘電率(High-k)材料の導入など、デバイス全体を最適化するアプローチも活発に研究されている。
微細化と技術革新
微細化が進むほどゲート長や絶縁膜の厚さが極限的に縮小される一方で、サブストレートの不純物濃度やトランジスタ構造の最適化が求められる。近年では、FinFETやGAA(Gate-All-Around)トランジスタなど、ゲート電極がチャネルを三次元的に取り囲む構造が提案され、漏れ電流(リーク)やしきい値のばらつきを抑制する取り組みが行われている。これらもすべて基本的なMOS技術に根差しており、高性能かつ低電力を両立するための革新的なアプローチとなっている。
応用と回路設計
MOS技術をベースにしたIC(Integrated Circuit)は、デジタル回路やアナログ回路、パワー半導体など非常に広範な分野にわたって応用される。特に高速通信やプロセッサなどでは、微細プロセスで大規模にトランジスタを集積することで、多機能化と高性能化を追求している。また、マイクロコントローラやメモリといった製品でも、消費電力削減を狙いCMOS構造が採用されるケースが一般的である。大電力制御が必要なパワーデバイスでも、SiCやGaN基板を用いたMOS構造が研究・実用化され始めている。
課題と展望
微細化が極限に迫るなかで、ゲート誘電膜の薄膜化による絶縁破壊リスクや短チャネル効果、リーク電流増大といった課題が顕在化している。これを補うため、ハイk材料の導入やメタルゲートの採用、さらには三次元構造のトランジスタが業界で広く検討・導入されている。今後は、量子効果を考慮した設計や、新素材への移行なども視野に入れながら、さらなる集積度と省電力性能を実現するための進化が続くだろう。MOS技術は半導体業界のコアとして、その適用範囲を広げながら未来のエレクトロニクスを支え続けると期待されている。