CB-IC
半導体集積回路の設計方法にはさまざまなアプローチが存在するが、その中で標準セルを用いて構成を行うCB-IC（cell based integrated circuit）は汎用性と高集積度を両立する重要な手法として広く知られている。CB-ICでは論理ゲートやフリップフロップなど、ある程度の機能を持つ基本セル（standard cell）を配置・配線することで、複雑なLSI（Large Scale Integration）の設計を効率的に進めることが可能となる。これはフルカスタム設計のようにトランジスタレベルから回路を構築する手法と比べて開発期間が短縮でき、設計者の負担を軽減する効果が大きい。近年の半導体プロセス微細化に伴って設計規模が拡大する一方で、製品のライフサイクルは短期化しており、こうした要件に対応するために柔軟かつ迅速な回路実装が求められている。そこで大手半導体メーカーのみならず、ファブレス企業やベンチャー企業でも標準セルライブラリを活用して高性能かつ低消費電力のデバイスを生み出す流れが一段と加速している。モバイル機器やAIアクセラレータなど、演算処理が膨大な分野での需要が増大する中、CB-ICの設計手法は今後もますます重要性を増していくと考えられている。
CB-ICの特徴
CB-ICの特徴として第一に挙げられるのは、標準セルを組み合わせるモジュール化設計である。これは回路全体を細分化し、それぞれの機能ブロックを既に最適化されたセルによって実装する手法であるため、設計段階でのミスを減らすことができる。また標準セルライブラリには、プロセス技術に合わせてトランジスタサイズや配線抵抗が最適化された豊富なセルが用意されるため、特別な回路知識がなくとも高い歩留まりを確保しやすい。さらに製造ラインとの親和性も高く、同じライブラリを使い回すことで製品開発コストを抑えられる利点がある。一方でセル間をつなぐ配線の遅延やノイズ対策には十分な検討が必要であり、レイアウト設計時には論理ゲート配置だけでなく電源・グラウンド配線の計画やシグナル・インテグリティを考慮した最適化が重要となる。
設計手法とフロー
CB-ICの設計フローは概ねフロントエンドとバックエンドに大きく分けられる。フロントエンド工程ではRTL（Register Transfer Level）記述などを基に論理合成を行い、必要な標準セルを選択してネットリストを生成する。次にタイミング解析や機能検証を重ね、要件を満たす回路構造へと洗練させる。バックエンド工程では、得られたネットリストをもとに実際のレイアウトを作り込むが、この段階では配置配線ツールが自動的に最適化を施しながら標準セルを配置していく。さらにクロックツリー合成や配線遅延解析を経て、シグナル・インテグリティや電源電圧の揺らぎなどの問題を解消する。これら一連の設計手法を統合するEDA（Electronic Design Automation）ツールの高度化により、より大規模かつ複雑な回路でも短期間での設計が可能となっており、CB-ICの適用範囲は年々拡大し続けている。
メリットとデメリット
標準セルを用いることで設計の再利用性や生産性を高められるのはCB-ICの大きなメリットである。一方でフルカスタム設計と比較すると、トランジスタレベルで細かい最適化を行う自由度が制限されるため、チップ面積や消費電力で不利になる場合もある。また標準セルライブラリの品質や種類に大きく依存するため、優れたセルライブラリを保有しないと高性能化が困難となるケースがある。さらに製品の用途によっては、特殊なアナログ回路や高速インターフェイスが必要となり、標準セルだけでは対処しきれない部分を別途カスタム設計する必要もある。したがってCB-ICの利点を最大限に引き出すためには、標準セルとカスタムセルを適切に混在させるハイブリッドな設計手法や、高品質なライブラリの確保といった要素を総合的に検討することが求められる。