ファンアウト|樹脂層を活用し高ピン数を実現する先端パッケージ技術

ファンアウト

半導体のパッケージング技術は、高性能化と小型化を同時に追求する方向へ進んでいる。その一端を担う手法がファンアウトであり、従来のパッケージングに比べて基板上の配線領域を拡大し、高ピン数や高密度配線を実現する点に特徴がある。一般的なファンイン型パッケージはダイサイズと同程度の領域に入出力端子をまとめるが、ファンアウトはダイ周辺までスペースを広げ、再配線層やバンプを柔軟に配置できるようにする。これにより、高周波特性の向上や熱特性の改善など、多くのメリットを得られる。本稿ではファンアウトの定義や製造工程、その優位性と課題について概説し、次世代パッケージング技術との関係にも触れていく。

定義と特徴

ファンアウトとは、ダイの外側に樹脂やモールドを形成し、その領域を再配線層として利用するパッケージング技術である。半導体素子のダイよりも大きなパッケージ面積を確保することで、入出力端子数を増やせる点が最大の特徴となっている。従来のファンイン型は、ピン数が増えるとパッケージサイズが拡大しづらい課題があったが、ファンアウトは再配線領域を自由度高く設計できるため、多ピン化や高周波応答性の改善が図られている。近年ではスマートフォンなど高集積度かつ高機能化が求められる機器において、ファンアウト技術が幅広く導入されている。

製造工程

ファンアウトの製造フローは、まずダイを樹脂層に埋め込み、基板を一体化させるステップから始まる。続いて、樹脂表面を研磨して平坦化し、ダイ上部と樹脂面が同一平面になるように調整する。その後、リソグラフィやメッキなどを駆使して再配線層を形成し、入出力端子をダイ周囲に配置する。ファンイン型と比べて樹脂層が大きく取られるため、バンプの設計自由度が高く、電気的性能を最適化しやすい。最終的にモールドやソルダーボールの搭載を経てパッケージ化されるが、この際に樹脂とダイの熱膨張係数の違いを考慮し、適切な材料選定と工程制御を行う必要がある。

メリットと課題

ファンアウトのメリットとしては、高ピン数化への対応と配線抵抗・寄生容量の低減が挙げられる。ダイサイズ以上に配線層を拡張できるため、複雑な多層配線を実現できるほか、基板レス構造によりパッケージ全体の厚みや重量も削減できる。一方で課題も存在し、樹脂封止や再配線層の形成には高精度なプロセスが求められ、実装コストが上昇しやすい傾向がある。特に大面積ウエハを用いるFO-WLP(Fan-Out Wafer Level Package)においては、製造ライン全体に高度な品質管理と寸法精度が求められるため、ファブ側の投資負担が増大する可能性がある。

複合技術との連携

ファンアウトは、TSV(Through-Silicon Via)や2.5D/3D実装技術など、他の先端パッケージングとも組み合わせることで大きな相乗効果を生む。たとえば、ダイスタック構造の最上層にファンアウト配線を施すことで、複数ダイ間の短距離配線を可能とし、高速通信と小型化を両立するアプローチも検討されている。さらに、チップレットベースの設計やインターポーザとの連携など、再配線層を多用する最先端の実装技術において、ファンアウトは主要な選択肢になりつつある。

応用展開

スマートフォンのSoC(System on Chip)や高性能GPU、モバイルDRAMなど、パッケージ内部で高スループットを実現したいデバイスは多い。そこで、ファンアウトを用いたパッケージによる性能向上は業界全体で大きく進められている。特に車載電子部品や産業機器でも、サイズや重量の削減に加えて高周波帯での応答特性が重要視されており、ファンアウト技術が活用される事例が増加している。将来的には超高速通信やAI向けチップにも応用が拡大し、さらなる微細化と多層配線が要求されるが、これに対応するための装置開発や材料研究が進められている。

タイトルとURLをコピーしました