エンハンスメント型FET|ゲート電圧でチャネルを誘起し高性能化を実現

エンハンスメント型FET

エンハンスメント型FETはゲート電圧を加えることで半導体内部にチャネルを新たに生成し、電流を制御する素子である。多くのMOSFETに採用され、低消費電力かつ高密度集積に適しているため、現代の集積回路の基礎を支える重要な存在となっている。

動作の基本原理

基本的にエンハンスメント型FETはゲート電極に電圧を印加することでチャネルが形成される構造を持つ。ゲートとチャネルの間には絶縁膜があり、これによってゲート電流はほとんど流れない。ゲート電圧がある閾値を超えると半導体表面に多数キャリアが集まり、チャネルが生まれてソースとドレイン間に電流が流れるようになる。この閾値電圧の存在が、必要なゲート電圧を決定する大きな要因である。

構造

エンハンスメント型FETの典型的な構造は、半導体基板の上にソース領域とドレイン領域が形成され、その間をゲート電極が覆う形で配置されている。ゲート電極と半導体基板の間には酸化膜などの絶縁層があり、ゲートからの電界だけでチャネルが誘起される。MOSFETの場合、シリコン基板の上に熱酸化膜を生成し、その上にポリシリコンなどでゲートを形成するプロセスが多用される。

チャネル形成の仕組み

ソース・ドレイン領域はいずれも高濃度にドープされた半導体領域であり、ゲート電圧が低いときにはソースとドレインの間に実質的な伝導路は存在しない。一方、ゲート電極に十分な正電圧(nチャネルの場合)を与えると、基板表面近傍に逆型層と呼ばれる電子密度の高いチャネルが現れる。このようにエンハンスメント型FETではゲート電圧に応じて新たな伝導路が誘起されるため、オフ状態とオン状態を明確に切り替えられる利点がある。

利点と利用分野

通常の接合型FETと比較して、ゲートに絶縁層を持つエンハンスメント型FETは入力インピーダンスが高く、動作時のゲート電流が極めて小さい。この特性によって低消費電力動作を実現しやすく、集積回路に適した要素技術となっている。また電源電圧の低下傾向に対応しやすいため、パーソナルコンピュータやスマートフォンなど、バッテリ駆動機器にも幅広く応用されている。さらに大規模集積化を支えるCMOS技術においても、nチャネルとpチャネルのエンハンスメント型トランジスタが核となり、高性能かつ省電力な演算回路を実現している。

製造プロセス

シリコンウェハの洗浄後、高温酸化炉でウェハ表面に酸化膜を形成し、ゲートの絶縁層とする。その上にポリシリコンを成膜し、フォトリソグラフィ工程でゲート形状を定義し、イオン注入によりソースとドレインの不純物を導入して高濃度ドーピング領域を生成する。アニール工程などを経て活性化を行い、最後にコンタクトや配線の形成を施すことで完成する。微細化が進む半導体産業においてはゲート絶縁膜をより薄く均質にする技術が求められ、強誘電体材料や高k材料などの研究開発が活発に進められている。

設計上の考慮事項

強いゲート電界を必要とする一方で、ゲート絶縁膜が過電圧や静電気により破壊されるリスクがある。設計時には閾値電圧の安定性やホットキャリアの蓄積、チャネルの短チャネル効果などに配慮する必要がある。またエンハンスメント型FETは適切なゲート電圧を与えなければオフ状態を保つことができるが、逆にいえばオフ電流を抑える技術が低消費電力化の要となる。微細化とともにゲート制御の難度は高まるため、リーク電流やドレイン誘起バリア降下(DIBL)対策など、複合的なアプローチが不可欠である。

動作特性の評価

素子の性能評価では、閾値電圧やオン電流、サブスレッショルド特性や飽和領域におけるドレイン電流などを測定する。特に閾値電圧は温度や製造ばらつきの影響を大きく受けるため、安定した量産を行うにはプロセス制御が重要になる。さらに、エレクトロマイグレーションやホットキャリア注入による劣化を評価し、寿命予測や信頼性確保の基礎データを収集することも必須である。このように、多角的な実験と解析を通じてエンハンスメント型FETの特性を最適化することが、半導体デバイスの進歩を支える重要課題となっている。

タイトルとURLをコピーしました